Få människor vet att ARC-processorarkitekturen är en av de vanligaste arkitekturerna tillsammans med ARM, MIPS och x86. ARC-arkitekturen utvecklades på 1980-talet och används i en mängd olika mikrokontroller för ett brett utbud av högteknologiska produkter, och varje år ca. enheter.
Nyligen tillkännagav Synopsys Corporation en ny generation av 32- och 64-bitars ARC-processorkärnor, som lovar att tredubbla prestanda jämfört med sina föregångare, och som även kommer att tillåta att bygga system-på-chip med 12 kärnor. Således kommer de nya kärnorna att tillåta Synopsys att konkurrera med ARM på ett antal nya områden.
"Inbäddade applikationer som SSD-kontroller eller nätverk blir allt mer komplexa och kräver betydande prestandavinster med begränsad kraft och storlek", säger John Koeter, senior vice president för marknadsföring och immateriella rättigheter på Synopsys. "Med lanseringen av den nya ARCv3-arkitekturen och ARC HS5x- och HS6x-kärnorna kommer utvecklare att kunna möta de ökande prestandakraven för sina SoCs idag och i framtiden."
Nya Synopsys DesignWare ARC-processorfamiljer inkluderar 32-bitars kärnor och 64-bitars kärnor . De nyligen tillkännagivna processorerna är inriktade på ett brett spektrum av applikationer såsom SSD-kontroller (solid-state drive), nätverkskontroller, fordonsautopiloter, infotainmentsystem för bilar och många andra. Med hänsyn till de växande kraven på RAM, kommer 64-bitars ARC HD6x att låta dig skapa system med 4,5 PB DRAM, medan enheter baserade på ARC HD5x måste begränsa sig till mindre volymer. De faktiska mängderna RAM som stöds kommer dock troligen att dikteras av operativsystemet som används, och de synliga fördelarna med 64-bitars processorer kommer att dikteras av en bredare pipeline och en större registerfil.
När det gäller arkitekturerna DesignWare ARC HS5x och DesignWare ARC HS6x stöder de ARCv3-instruktionsuppsättningen, som kan utökas med APEX-instruktioner (ARC Processor Extensions) om några av klienterna behöver något specifikt. Dessutom är ARC HS57D utrustad med en ARCv3DSP digital signalprocessor med stöd för 150 kommandon. De nya kärnorna har ett rörledningsdjup på 10 steg, kan utföra två instruktioner per klockcykel och är även utrustade med en 128-bitars flyttalsenhet. Samtidigt stöder de mest avancerade versionerna av kärnor en andra nivås cache (L2) på upp till 16 MB i storlek.
På tal om prestanda hävdar Synopsys 3 DMIPS per MHz i heltalsberäkningar, samt 5,1 CoreMark per MHz, vilket är mycket bra för miniatyrkärnor med minimal strömförbrukning. Så 3 DMIPS per MHz är högre än för ganska kraftfulla processorer , medan 5,1 CoreMark per MHz är högre än någon annan
Processorkärnor Synopsys DesignWare ARC HS5x och HS6x | |||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Kommandouppsättning | ARCv3 | ||||
| APEX-instruktioner | Stöds | ||||
| Lite djup | 32-bitars | 64-bitars | |||
| Instruktioner per cykel | 2 | ||||
| Transportörens längd | 10 steg | ||||
| DSP | - | ARCv3DSP 150 instruktioner | - | - | - |
| FPU-noggrannhet | FP16, FP32, FP64 | ||||
| Processorkluster | 12 kärnor | ||||
| Acceleratorer per kluster | 16 boosters | ||||
| L1 | Instruktionscache + Datacache | ||||
| L2 | - | - | 16 MB | - | 16 MB |
| Maximal minneskapacitet | 64 GB (beroende på OS) | 4,5 Petabyte | |||
| Frekvens (vid t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS per kärna / 3 DMIPS per MHz | ||||
| CoreMark | 9180 CoreMark per kärna / 5,1 CoreMark per MHz | ||||
En av nyckelfunktionerna i den nya DesignWare ARC HS5x- och DesignWare ARC HS6x-familjen är möjligheten att skapa system-on-chip (SoC) med 12 generella processorkärnor och 16 specialiserade acceleratorer. Varje kärna/accelerator i en sådan processor körs med sin egen klockhastighet och använder sitt eget kraftundersystem för att maximera energieffektiviteten. Tillsammans med de nya kärnorna erbjuder Synopsys också en on-chip cache-koherent anslutning med en dataöverföringshastighet på 800 GB/s.
Den här typen av SoC baserad på ARC-arkitekturen är inte särskilt vanlig idag, men att ta hänsyn till lovande processorer för autopilotsystem, datalagring, dataflödeskontroll, multi-core och olika typer av acceleratorer kommer att vara väldigt praktiskt. Det senare kommer att göra det möjligt för Synopsys att konkurrera med ARM-kärnor om utrymme i SoC för dessa applikationer, vilket inte har hänt tidigare. Således har SSD-tillverkaren Starblaze redan blivit intresserad av kärnorna DesignWare ARC HS5x och DesignWare ARC HS6x.
"Högpresterande inbäddade utvecklare står ständigt inför nya utmaningar när det gäller att uppnå hög prestanda med stora minnesfootprints och kraft- och storleksbegränsningar", säger Bruce Cheng, chefsforskare på Starblaze. "Multi-core kapaciteten hos Synopsys nya 32-bitars ARC HS5x- och 64-bitars HS6x-processorer kommer att göra det möjligt för oss att uppnå nya nivåer av energieffektivitet som inte erbjuds av andra processorer som för närvarande finns på marknaden."
Synopsys kommer att börja erbjuda ARC HS56-, HS57D-, HS58-, HS66- och HS68-kärnorna, såväl som deras multiprocessorversioner, HS56MP, HS57DMP, HS58MP, HS66MP och HS68MP, med början under tredje kvartalet 2020. Företaget kommer också att erbjuda ARC MetaWare Development Toolkit för att skapa chip baserade på dessa kärnor, samt en simulator och verifierare för att verifiera SoC-prestanda före implementering i kisel. Gällande operativsystemstöd kommer de nya kärnorna att vara kompatibla med ett antal distributioner. Linux, Zephyr, såväl som olika typer av proprietära operativsystem.
Källa: 3dnews.ru
