Rambus presenterade en uppsättning lösningar för lansering av produkter med PCIe 5.0-gränssnitt

Branschen går i full fart mot den praktiska implementeringen av nästa PCI Express-gränssnitt. Denna gång i version 5.0 med en överföringshastighet på 32 gigatransaktioner per sekund per rad. Den stannade så länge under övergången till PCIe 4.0-bussen att den nu, bara ett år efter lanseringen av de slutliga PCIe 5.0-specifikationerna, försöker komma in i det kommersiella området. Varför så bråttom? Anhängare hävdar att vidareutveckling av AI och IoT är omöjlig utan en fördubbling eller ännu större utbyggnad av bandbredden mellan processorer och acceleratorer.

Rambus presenterade en uppsättning lösningar för lansering av produkter med PCIe 5.0-gränssnitt

För inte så länge sedan berättade vi att Astera Labs, Synopsys och Intel vid en specialiserad konferens i Taipei visade Den första heltäckande lösningen för att förbereda lanseringen av PCIe 5.0-produkter. Demonstrationen använde en "hodgepodge" av en Intel-kontroller, ett fysiskt lager från Synopsys och Astera Labs-retimers. Att få allt detta från en utvecklare (dock tydligen utan retimers som återställer signalintegriteten) blev möjligt tack vare ansträngningarna från det välkända företaget Rambus.

Rambus är inte bara känt för sina bråk i patenträttens värld om gränssnittsdesign, utan också för sin design av signalstrukturer för minneskontroller och databussar. Mer nyligen Rambus visade en fungerande lösning för att skapa GDDR6-minneskontroller med en bandbredd på 18 Gbit/s per linje. Och idag Rambus föreslog en uppsättning lösningar för att släppa produkter med PCIe 5.0-gränssnitt.

Rambus presenterade en uppsättning lösningar för lansering av produkter med PCIe 5.0-gränssnitt

Kitet kan omedelbart licensieras av de som vill köpa det i sin helhet eller individuellt för integration i tredjepartsprodukter med PCI Express 5.0-bussen. Satsen innehåller en PCIe 5.0-kontroller utvecklad av företaget som nyligen förvärvats av Rambus Northwest Logic och ett proprietärt Rambus fysiskt lager (PHY) för PCIe 5.0-gränssnittet. Satsen garanterar bakåtkompatibilitet med tidigare PCIe-specifikationer och är optimerad för produktion som en del av SoCs och styrenheter med hjälp av 7nm processteknik och FinFET-transistorer.


Rambus presenterade en uppsättning lösningar för lansering av produkter med PCIe 5.0-gränssnitt

Rambus, som ägare och leverantör av en enda lösning, garanterar omfattande support för utvecklare och lovar den snabbaste tiden till marknaden för produkter som stöder PCIe 5.0-bussen. Slutligen rapporterar Rambus att det presenterade fysiska lagret är helt kompatibelt och kan användas för det senaste interprocessorgränssnittet Beräkna Express Link, och detta är ett inträde i det operativa utrymmet i nischen av superdatorer.



Källa: 3dnews.ru

Lägg en kommentar