Idag Samsung Electronics om planer för utveckling av tekniska processer för tillverkning av halvledare. Företaget anser att skapandet av digitala projekt av experimentella 3-nm-chips baserade på patenterade MBCFET-transistorer är den främsta prestationen. Dessa är transistorer med flera horisontella nanopage-kanaler i vertikala FET-grindar (Multi-Bridge-Channel FET).
Som en del av en allians med IBM utvecklade Samsung en lite annorlunda teknik för produktion av transistorer med kanaler helt omgivna av grindar (GAA eller Gate-All-Around). Kanalerna var tänkta att göras tunna i form av nanotrådar. Därefter gick Samsung bort från detta system och patenterade en transistorstruktur med kanaler i form av nanopage. Denna struktur låter dig kontrollera transistorernas egenskaper genom att manipulera både antalet sidor (kanaler) och genom att justera bredden på sidorna. För klassisk FET-teknik är en sådan manöver omöjlig. För att öka effekten hos en FinFET-transistor är det nödvändigt att multiplicera antalet FET-fenor på substratet, och detta kräver area. Karakteristiken för MBCFET-transistorn kan ändras inom en fysisk grind, för vilken du måste ställa in bredden på kanalerna och deras antal.
Tillgången till en digital design (uttejpad) av ett prototypchip för produktion med GAA-processen gjorde det möjligt för Samsung att bestämma gränserna för MBCFET-transistorernas kapacitet. Man bör komma ihåg att detta fortfarande är datormodelleringsdata och den nya tekniska processen kan endast bedömas slutgiltigt efter att den har lanserats i massproduktion. Det finns dock en utgångspunkt. Företaget sa att övergången från 7nm-processen (uppenbarligen den första generationen) till GAA-processen kommer att ge en 45% minskning av formytan och en 50% minskning av förbrukningen. Om du inte sparar på konsumtionen kan produktiviteten ökas med 35 %. Tidigare såg Samsung besparingar och produktivitetsvinster när de gick över till 3nm-processen separerade av kommatecken. Det visade sig att det var antingen det ena eller det andra.
Företaget anser att utarbetandet av en offentlig molnplattform för oberoende chiputvecklare och fabellösa företag är en viktig punkt för att popularisera 3nm-processteknologin. Samsung gömde inte utvecklingsmiljön, projektverifieringen och biblioteken på produktionsservrar. SAFE-plattformen (Samsung Advanced Foundry Ecosystem Cloud) kommer att vara tillgänglig för designers runt om i världen. SAFE-molnplattformen skapades med deltagande av sådana stora offentliga molntjänster som Amazon Web Services (AWS) och Microsoft Azure. Utvecklare av designsystem från Cadence och Synopsys tillhandahöll sina designverktyg inom SAFE. Detta lovar att göra det enklare och billigare att skapa nya lösningar för Samsung-processer.
För att återgå till Samsungs 3nm-processteknik, låt oss tillägga att företaget presenterade den första versionen av sitt chiputvecklingspaket - 3nm GAE PDK Version 0.1. Med dess hjälp kan du börja designa 3nm-lösningar idag, eller åtminstone förbereda dig för att möta denna Samsung-process när den blir utbredd.
Samsung tillkännager sina framtidsplaner enligt följande. Under andra halvåret i år kommer massproduktion av chips med 6nm-processen att lanseras. Samtidigt kommer utvecklingen av 4nm processteknologi att slutföras. Utvecklingen av de första Samsung-produkterna som använder 5nm-processen kommer att slutföras i höst, med produktionslansering under första halvåret nästa år. I slutet av detta år kommer Samsung också att slutföra utvecklingen av 18FDS-processteknologin (18 nm på FD-SOI-skivor) och 1-Gbit eMRAM-chips. Processteknik från 7 nm till 3 nm kommer att använda EUV-skannrar med ökande intensitet, vilket gör att varje nanometer räknas. Längre på vägen ner kommer varje steg att tas med en kamp.
Källa: 3dnews.ru