Ett steg framåt, två steg tillbaka. Om en NAND-flashcell med 16 bitar skrivna till varje , då kan och bör vi prata om att skriva fem bitar i en cell. Och de säger. Vid Flash Memory Summit 2019, Toshiba idén att släppa en 5-bitars NAND PLC-cell som nästa steg efter att ha bemästrat produktionen av NAND QLC-minne.
Övergången till NAND PLC-minne kommer att lägga till ytterligare 25 % till kapaciteten hos flash-arrayer jämfört med NAND QLC. Nästan ur det blå och för samma pengar kommer en 256 GB SSD att förvandlas till en 320 GB. Däremot kommer slitstyrkan, tillförlitligheten och hastigheten hos flashminnet att bli lidande. Detta kommer sannolikt inte att stoppa branschen. Det är bara det att enheter med NAND PLC-minne kommer att vara kärnan i de lösningar där frekvent omskrivning inte behövs, men åtkomsthastighet är viktig. Till exempel för att spela in arkiv. Han spelar i samma portar , när musik, filmer och andra kategorier av data är inspelade strikt i deras förutbestämda minnesområden.
Den förväntade slitstyrkan för NAND PLC-minnet kommer att minska för 10 nm-klassens processteknologi från 70 omskrivnings- (raderingscykler) till 35 cykler. För 3D NAND-minne kan dessa siffror vara högre, eftersom dess produktion använder större tekniska processer. Antalet cykler kan ökas genom att göra styrenheter mer komplexa vad gäller mer komplexa felkorrigeringsblock, men styrenheten kommer redan att ha uppgiften att avkoda inte en 16-nivåsignal i en QLC-cell, utan en 32-nivåsignal i en PLC-cell.
Du måste också förstå att det kommer att finnas ännu mindre utrymme för laddning (nivåinspelning) i en PLC-cell än i en QLC-cell, eller så måste cellytan för 32-nivåinspelning ökas. Om detta inte görs kommer tillförlitligheten av inspelningen att minska eller styrenheten blir mer komplicerad. Med ett ord, det finns något att prata om. Om branschen bestämmer sig för att byta till minne med en fembitarscell kommer detta inte att ske förrän 2021.
Källa: 3dnews.ru