{"id":34408,"date":"2019-10-31T21:58:10","date_gmt":"2019-10-31T18:58:10","guid":{"rendered":"https:\/\/prohoster.info\/blog\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov\/"},"modified":"2019-10-31T21:58:10","modified_gmt":"2019-10-31T18:58:10","slug":"obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","status":"publish","type":"post","link":"https:\/\/prohoster.info\/sv\/blog\/administrirovanie\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","title":{"rendered":"Diskussion: OpenROAD-projektet avser att l\u00f6sa problemet med automatisering av processor-design","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"Diskussion:<\/a><\/noindex>
\nFoto \u2014 Pexels<\/a><\/noindex> \u2014 CC BY<\/i><\/p>\n

uttalandet data<\/a><\/noindex> PWC, marknaden f\u00f6r halvledarteknik v\u00e4xer \u2014 f\u00f6rra \u00e5ret n\u00e5dde den 481 miljarder dollar. Men tillv\u00e4xttakten har nyligen minskat<\/a><\/noindex>. Bland orsakerna till nedg\u00e5ngen finns komplexiteten i enhetsdesignprocesserna och bristen p\u00e5 automatisering.
\n<\/a><\/noindex>
\nF\u00f6r n\u00e5gra \u00e5r sedan uppt\u00e4ckte ingenj\u00f6rer hos Intel om<\/noindex>, att n\u00e4r man skapar en h\u00f6gpresterande mikroprocessor m\u00e5ste 100\u2013150 olika programverktyg anv\u00e4ndas (EDA<\/a><\/noindex>). Situationen kan f\u00f6rv\u00e4rras i fallet med heterogena enheter vars arkitektur inkluderar flera olika typer av chip \u2014 ASIC, FPGA, CPU eller GPU. Detta leder till designfel som f\u00f6rdr\u00f6jer produktlanseringen.<\/p>\n

Trots det stora antalet hj\u00e4lpverktyg \u00e4r det en del av arbetet som ingenj\u00f6rerna fortfarande m\u00e5ste utf\u00f6ra manuellt. F\u00f6rfattarna till boken \"Advanced Logic Synthesis<\/a><\/noindex>\" s\u00e4ger att ibland m\u00e5ste designerna st\u00e5r<\/a><\/noindex> skapa skript i Skill eller Python av tv\u00e5 miljoner rader f\u00f6r att generera bibliotek med celler<\/a><\/noindex>.<\/p>\n

Det skrivs ocks\u00e5 skripter f\u00f6r att parsa rapporter som genereras av EDA-system. Vid utvecklingen av en chip med 22 nm teknik kan dessa rapporter ta upp till 30 terabyte.<\/i><\/p><\/blockquote>\n

\nF\u00f6r att \u00e5tg\u00e4rda situationen och f\u00f6rs\u00f6ka standardisera designprocesserna har DARPA beslutat att involvera sig. F\u00f6rbundet har ocks\u00e5 menar<\/a><\/noindex>, att de befintliga metoderna f\u00f6r chipdesign har blivit omoderna. Organisationen lanserat<\/a><\/noindex> inleder ett fem\u00e5rigt program OpenROAD<\/a><\/noindex>, vars m\u00e5l \u00e4r att utveckla nya verktyg f\u00f6r automatisering av designprocesserna f\u00f6r chips.<\/p>\n

Vad \u00e4r programmet<\/h2>\n

\nProgrammet innefattar flera projekt som anv\u00e4nder maskininl\u00e4rning och molnteknologier f\u00f6r att automatisera specifika steg i chipproduktionen. Inom ramarna f\u00f6r initiativet utvecklas<\/a><\/noindex> (schema 1) fler \u00e4n tio verktyg. Nedan ger vi en n\u00e4rmare \u00f6versikt \u00f6ver n\u00e5gra av dem: Flow Runner, RePlAce, TritonCTS, OpenSTA.<\/p>\n

Flow Runner<\/b> \u00e4r ett verktyg f\u00f6r hantering av RTL- och GDSII-bibliotek. Dessa representerar databaser som \u00e4r industristandarder f\u00f6r att utbyta information om integrerade kretsar och deras topologier. L\u00f6sningen bygger p\u00e5 containerteknologin Docker. Flow Runner kan k\u00f6ras b\u00e5de i moln och lokalt. Anv\u00e4ndarmanualen finns i det officiella repositoryt p\u00e5 GitHub<\/a><\/noindex>.<\/p>\n

RePlAce<\/b> \u2014 en molnl\u00f6sning baserad p\u00e5 maskininl\u00e4rning som ansvarar f\u00f6r placeringen av komponenter p\u00e5 en mikrochip och automatiseringen av sp\u00e5rning. Enligt vissa uppgifter<\/noindex>, \u00f6kar intellektuella algoritmer effektiviteten av verktyget med 2\u201310% j\u00e4mf\u00f6rt med klassiska system. Dessutom f\u00f6renklar implementeringen i molnet skalningen. En installations- och konfigurationsguide finns ocks\u00e5 Open Security Controller<\/a><\/noindex>.<\/p>\n

TritonCTS<\/b> \u2014 ett verktyg f\u00f6r att optimera klockpulser som ges till chipet. Det hj\u00e4lper till att dirigera synksignaler till alla delar av enheten med samma f\u00f6rdr\u00f6jningar. Arbetsprincipen \u00e4r baserad p\u00e5 H-tr\u00e4d<\/a><\/noindex>. Denna metod \u00f6kar<\/a><\/noindex> effektiviteten av signaldistributionen med 30% j\u00e4mf\u00f6rt med traditionella metoder. Utvecklarna s\u00e4ger att den siffran kan \u00f6ka till 56% i framtiden. Koden och skripten f\u00f6r TritonCTS \u00e4r p\u00e5 GitHub<\/a><\/noindex>.<\/p>\n

OpenSTA<\/b> \u2014 en motor f\u00f6r statisk tidsanalys. Den ger utvecklaren m\u00f6jlighet att kontrollera chipets funktionalitet innan det faktiskt monteras. Exempel p\u00e5 kod i OpenSTA ser ut<\/a><\/noindex> s\u00e5 h\u00e4r.<\/p>\n

@@ -6,7 +6,7 @@ read_liberty -corner ff example1_fast.lib\nread_verilog example1.v\nlink_design top\nset_timing_derate -early 0.9\nset_timing_derate -early 1.1\nset_timing_derate -late 1.1\ncreate_clock -name clk -period 10 {clk1 clk2 clk3}\nset_input_delay -clock clk 0 {in1 in2}\n# report all corners\n<\/code><\/pre>\n
\nVerktyget st\u00f6der netlist-beskrivningar av kod i Verilog, bibliotek i Liberty-format, SDC-filer och andra.<\/p>\n
F\u00f6rdelar och nackdelar<\/h2>\n
\nExperter fr\u00e5n IBM och IEEE , att en av f\u00f6rdelarna med regelbunden tr\u00e4ning \u00e4r att st\u00e4rka sambanden mellan fysiologiska system (muskul\u00e4ra, kardiovaskul\u00e4ra, nervsystemet) som aktiveras i n\u00f6dsituationer. Genom tr\u00e4ning \"\u00f6var\" kroppen standardreaktionen p\u00e5 stress, vilket g\u00f6r att vi i \"stridssituationer\" kan hantera oss sj\u00e4lva b\u00e4ttre, eftersom kroppen under tr\u00e4ning redan har \"l\u00e4rt sig\" att hantera liknande tillst\u00e5nd.<\/a><\/noindex>, att molnteknologier och maskininl\u00e4rning l\u00e4nge borde anv\u00e4ndas i produktionen av mikrochips. Enligt deras \u00e5sikt kan DARPA-projektet bli ett bra exempel p\u00e5 genomf\u00f6randet av denna id\u00e9 och leda<\/a><\/noindex> till f\u00f6r\u00e4ndringar inom industrin.<\/p>\n
Det f\u00f6rv\u00e4ntas ocks\u00e5 att den \u00f6ppna naturen hos OpenROAD kommer att skapa ett starkt community kring verktygen och attrahera nya startups.<\/p>\n
\"Diskussion:
\nFoto \u2014 Pexels<\/noindex> \u2014 CC BY<\/i><\/p>\n
Det finns redan deltagare \u2014 ett laboratorium som arbetar med utveckling av chips vid Michigan University, kommer att bli de f\u00f6rsta<\/a><\/noindex>, som testar de \u00f6ppna verktygen fr\u00e5n OpenROAD. Men det \u00e4r fortfarande oklart om de nya l\u00f6sningarna kommer att ha en m\u00e4rkbar effekt p\u00e5 kostnaden f\u00f6r slutprodukten.<\/p>\n
\u00d6vergripande f\u00f6rv\u00e4ntas de verktyg som utvecklas under DARPA:s ledning att ha en positiv inverkan p\u00e5 processorindustrin, och allt fler nya projekt kommer att b\u00f6rja dyka upp inom detta omr\u00e5de. Ett exempel kan vara verktyget gEDA<\/a><\/noindex> \u2014 det m\u00f6jligg\u00f6r design av chip med ett obegr\u00e4nsat antal komponenter. gEDA inkluderar verktyg f\u00f6r redigering och modellering av kretsar samt f\u00f6r sp\u00e5rning av kretskort. L\u00f6sningen utvecklades f\u00f6r UNIX-plattformar, men flera av dess komponenter fungerar \u00e4ven p\u00e5 Windows. En anv\u00e4ndarmanual finns i dokumentationen p\u00e5 projektets webbplats<\/a><\/noindex>.<\/p>\n
\u00d6ppen k\u00e4llkodsverktyg ger oberoende organisationer och startups fler m\u00f6jligheter. Det finns en chans att nya metoder fr\u00e5n OpenROAD f\u00f6r utveckling av EDA-verktyg och skapande av chip kan bli branschstandard \u00f6ver tid.<\/p>\n
\nVad skriver vi om i v\u00e5r f\u00f6retagsblogg:<\/p>\n