{"id":99704,"date":"2021-04-12T16:22:52","date_gmt":"2021-04-12T14:22:52","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/inicziativa-po-razvitiyu-otkrytyh-proektov-dlya-fpga"},"modified":"2021-04-12T16:22:52","modified_gmt":"2021-04-12T14:22:52","slug":"inicziativa-po-razvitiyu-otkrytyh-proektov-dlya-fpga","status":"publish","type":"post","link":"https:\/\/prohoster.info\/sv\/blog\/news\/inicziativa-po-razvitiyu-otkrytyh-proektov-dlya-fpga","title":{"rendered":"\ud83e\udd47Utgivning av hypervisorn Xen 4.15 | ProHoster","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Det har tillk\u00e4nnagivits att den nya icke-vinstdrivande organisationen Open-Source FPGA Foundation (OSFPGA) har bildats, med m\u00e5l att utveckla, fr\u00e4mja och skapa en milj\u00f6 f\u00f6r gemensam utveckling av \u00f6ppna h\u00e5rdvaru- och programvarul\u00f6sningar relaterade till anv\u00e4ndningen av programmerbara logiska kretsar (FPGA), vilket m\u00f6jligg\u00f6r omprogrammering av chipets logik efter tillverkning. Nyckelns bin\u00e4ra operationer (AND, NAND, OR, NOR och XOR) i s\u00e5dana chipp implementeras med hj\u00e4lp av logiska grindar, som har flera ing\u00e5ngar och en utg\u00e5ng, d\u00e4r konfigurationen av anslutningar kan \u00e4ndras programmatiskt. <\/p>\n
Bland grundarna av OSFPGA finns flera framst\u00e5ende forskare inom FPGA-teknologier som representerar f\u00f6retag och projekt som EPFL, QuickLogic, Zero ASIC och GSG Group. Under den nya organisationens ledning kommer en upps\u00e4ttning \u00f6ppna och kostnadsfria verktyg f\u00f6r snabb prototypskapande baserat p\u00e5 FPGA-chip och st\u00f6d f\u00f6r elektronisk designautomatisering (EDA) att utvecklas. Organisationen kommer ocks\u00e5 att \u00f6vervaka gemensam utveckling av \u00f6ppna standarder relaterade till FPGA och erbjuda f\u00f6retag en neutral plattform f\u00f6r erfarenhets- och teknologiutbyte. <\/p>\n
Det f\u00f6rv\u00e4ntas att tack vare OSFPGA:s verksamhet kommer chip-tillverkare att kunna avskaffa vissa ingenj\u00f6rsprocesser vid tillverkning av FPGA, slutanv\u00e4ndardevloperare f\u00e5r en klar och anpassningsbar programvara f\u00f6r FPGA och samarbete kring skapandet av nya h\u00f6gkvalitativa arkitekturer kommer att etableras. Det noteras att de \u00f6ppna verktyg som tillhandah\u00e5lls av OSFPGA kommer att h\u00e5lla h\u00f6gsta kvalitetsniv\u00e5, motsvarande eller \u00f6verstigande industristandardernas krav. <\/p>\n
De fr\u00e4msta m\u00e5len f\u00f6r Open-Source FPGA Foundation: <\/p>\n
\n
Att tillhandah\u00e5lla resurser och infrastruktur f\u00f6r utvecklingen av en upps\u00e4ttning verktyg relaterade till h\u00e5rdvara och mjukvara f\u00f6r FPGA.\n
Att fr\u00e4mja anv\u00e4ndningen av dessa verktyg genom att anordna olika evenemang.\n
Att s\u00e4kerst\u00e4lla st\u00f6d, utveckling och \u00f6ppenhet av verktyg f\u00f6r forskning kring avancerade FPGA-arkitekturer samt relaterad mjukvara och h\u00e5rdvaruutveckling.\n
Underh\u00e5ll av en katalog \u00f6ver offentliga FPGA-arkitekturer, designteknologier och kretskortskonstruktioner, h\u00e4mtade fr\u00e5n publikationer och patentbeskrivningar med utg\u00e5ngen giltighet.\n
F\u00f6rberedelse och tillhandah\u00e5llande av tillg\u00e5ng till utbildningsmaterial som hj\u00e4lper till att skapa ett samh\u00e4lle av intresserade utvecklare.\n
F\u00f6renkling av interaktionen med chipstillverkare f\u00f6r att s\u00e4nka kostnaderna och minska tiden f\u00f6r testning och verifiering av nya FPGA-arkitekturer och utrustning. <\/ul>\n
Projektrelaterade \u00f6ppna verktyg: <\/p>\n
\n
OpenFPGA \u2014 en upps\u00e4ttning f\u00f6r automatisering av design av elektroniska apparater (EDA) f\u00f6r FPGA, som st\u00f6der generering av inneh\u00e5ll baserat p\u00e5 beskrivningar skrivna i Verilog.\n
1st CLaaS \u2014 ett ramverk som m\u00f6jligg\u00f6r anv\u00e4ndning av FPGA f\u00f6r att skapa h\u00e5rdvaruacceleratorer f\u00f6r webb- och molnapplikationer.\n
Verilog-to-Routing (VTR) \u2014 ett verktyg som m\u00f6jligg\u00f6r att baserat p\u00e5 en beskrivning i Verilog skapa en konfiguration f\u00f6r den valda FPGA:n.\n
Symbiflow \u2014 ett verktyg f\u00f6r utveckling av l\u00f6sningar baserade p\u00e5 FPGA Xilinx 7, Lattice iCE40, Lattice ECP5 och QuickLogic EOS S3.\n
Yosys \u2014 ett ramverk f\u00f6r syntes av Verilog RTL f\u00f6r typiska anv\u00e4ndningsomr\u00e5den.\n
EPFL \u2014 en samling bibliotek f\u00f6r utveckling av applikationer f\u00f6r logisk syntes.\n
LSOracle \u2014 ett till\u00e4gg till EPFL-biblioteken f\u00f6r att optimera resultaten av logisk syntes.\n
Edalize \u2014 ett verktyg i Python f\u00f6r interaktion med automatiseringssystem f\u00f6r design av elektroniska apparater (EDA) och generering av projektfiler f\u00f6r dem.\n
GHDL \u2014 en kompilator, analysator, simulator och syntetiserare f\u00f6r h\u00e5rdvarubeskrivningsspr\u00e5ket VHDL.\n
VerilogCreator \u2014 ett plugin f\u00f6r QtCreator som f\u00f6rvandlar denna applikation till en utvecklingsmilj\u00f6 f\u00f6r Verilog 2005.\n
FuseSoC \u2014 en pakethanterare f\u00f6r HDL-kod (Hardware Description Language) och ett verktyg f\u00f6r att abstrahera byggprocessen f\u00f6r FPGA\/ASIC.\n
SOFA (Skywater Open-source FPGA) \u2014 en upps\u00e4ttning \u00f6ppna FPGA IP (Intellectual Property) skapade med Skywater PDK och ramverket OpenFPGA.\n
openFPGALoader \u2014 ett verktyg f\u00f6r att programmera FPGA.\n
LiteDRAM \u2014 en konfigurerbar IP Core f\u00f6r FPGA med implementation av DRAM. <\/ul>\n
Det \u00e4r v\u00e4rt att n\u00e4mna projektet Main_MiSTer, som g\u00f6r det m\u00f6jligt att simulera utrustning fr\u00e5n gamla spelkonsoler och klassiska datorer med hj\u00e4lp av FPGA-kortet DE10-Nano, kopplat till en TV eller monitor. Till skillnad fr\u00e5n att k\u00f6ra emulatorer, ger anv\u00e4ndningen av FPGA m\u00f6jlighet att \u00e5ter skapa den ursprungliga h\u00e5rdvarumilj\u00f6n d\u00e4r man kan k\u00f6ra befintliga avbilder av system och applikationer f\u00f6r gamla h\u00e5rdvaruplattformar. \n K\u00e4lla: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"