Google, kwa ushirikiano na kampuni za utengenezaji wa SkyWater Technology na Efabless, imezindua mpango unaoruhusu wasanidi programu huria kutengeneza chips wanazotengeneza bila malipo. Mpango huo unalenga kuchochea maendeleo ya vifaa vya wazi, kupunguza gharama za kuendeleza miradi iliyo wazi na kurahisisha mwingiliano na viwanda vya utengenezaji. Shukrani kwa mpango huo, mtu yeyote anaweza kuanza kutengeneza chipsi maalum bila kuogopa gharama kubwa za kutengeneza prototypes za awali. Gharama zote za uzalishaji, ufungashaji na usafirishaji zinalipwa na Google.
Maombi ya kujumuishwa katika mpango wa uzalishaji bila malipo yanaweza kuwasilishwa mara moja kila baada ya miezi miwili. Sehemu ya karibu itafungwa mnamo Juni 8, na chips ambazo zimeweza kuingia ndani zitakuwa tayari mnamo Agosti 30 na kutumwa kwa waandishi mnamo Oktoba 18. Kutoka kwa maombi yaliyowasilishwa, miradi 40 huchaguliwa (ikiwa maombi yaliyowasilishwa ni chini ya 40, basi wale wote ambao wamepitisha hundi ya usahihi watawekwa katika uzalishaji). Kulingana na matokeo ya uzalishaji, msanidi programu atapokea chips 50 na bodi 5 zilizo na chips zilizowekwa.
Maombi yanakubaliwa tu kutoka kwa miradi iliyosambazwa kikamilifu chini ya leseni huria, isiyozuiliwa na makubaliano ya kutofichua (NDAs) na sio kikomo cha upeo wa matumizi ya bidhaa zao. Data kwa ajili ya uzalishaji lazima ihamishwe katika umbizo la GDSII, ipitishe seti ya majaribio iliyotolewa na kutolewa tena kutoka kwa faili za usanifu chanzo (yaani, kuwasilisha mradi wa chanzo huria, lakini hutaweza kuwasilisha muundo wa umiliki kwa ajili ya uzalishaji).
Ili kurahisisha uundaji wa chip wazi, zana zifuatazo za chanzo huria zinapatikana:
- SkyWater PDK (Process Design Kit), kisanduku cha zana kinachoeleza mchakato wa kiufundi wa 130nm (SKY130) unaotumiwa kwenye mtambo wa SkyWater na hukuruhusu kutayarisha faili za muundo zinazohitajika kwa ajili ya utengenezaji wa nyaya ndogo ndogo.
- OpenLane ni seti ya vijenzi vya ubadilishaji wa kiotomatiki wa muundo wa saketi wa RTL wa chips maalum za programu (ASIC) hadi umbizo la GDSII linalotumiwa katika viwanda vya kutengeneza chip.
- XLS (Accelerated HW Synthesis) ni zana ya kusanisi faili za muundo na maunzi ya chip ambayo yanalingana na maelezo yaliyotolewa ya kiwango cha juu cha utendakazi unaohitajika, iliyoundwa kwa mtindo wa uundaji programu.
- Seti ya sheria za mfumo wa mkusanyiko wa Bazel na usaidizi wa zana wazi (Yosys, Verilator, OpenROAD) za kufanya kazi na lugha za maelezo ya vifaa (Verilog, VHDL, Chisel, nMigen).
- OpenROAD ni mfumo wa kugeuza kiotomatiki mchakato wa ukuzaji wa miduara ya chanzo huria.
- Verible ni seti ya zana za ukuzaji katika lugha ya Verilog, ikijumuisha kichanganuzi, mfumo wa uumbizaji wa mtindo na linter.
Chanzo: opennet.ru