Kama unavyojua, mtunzaji wa kiolesura cha PCI Express, kikundi cha viwanda cha PCI-SIG, yuko katika haraka ya kurekebisha kasoro iliyo nyuma ya ratiba katika kuleta sokoni toleo jipya la basi la PCI Express kwa kutumia toleo la 5.0. Toleo la mwisho la vipimo vya PCIe 5.0 limeidhinishwa na hili , na katika vifaa vya mwaka mpya na usaidizi wa basi iliyosasishwa inapaswa kuonekana kwenye soko. Hebu tukumbushe kwamba, ikilinganishwa na PCIe 4.0, kasi ya uhamisho kwenye mstari wa PCIe 5.0 itaongezeka mara mbili hadi gigatransactions 32 kwa pili (32 GT / s).
Vipimo ni vipimo, lakini kwa utekelezaji wa vitendo wa kiolesura kipya, silicon inayofanya kazi na vizuizi vinahitajika ili kutoa leseni kwa watengenezaji wa vidhibiti vya wahusika wengine. Moja ya maamuzi hayo jana na leo katika mkutano wa Taipei makampuni ya Astera Labs, Synopsys na Intel. Inadaiwa kuwa hii ndiyo suluhisho la kwanza la kina ambalo liko tayari kutekelezwa katika uzalishaji na utoaji wa leseni.
Jukwaa lililoonyeshwa nchini Taiwan linatumia chipu ya Intel iliyotayarishwa awali, kidhibiti cha Synopsys DesignWare na safu halisi ya kampuni ya PCIe 5.0, ambayo inaweza kununuliwa chini ya leseni, na vile vile viboreshaji huduma kutoka kwa Maabara ya Astera. Retimers ni chips ambayo kurejesha uadilifu wa mapigo ya saa mbele ya kuingiliwa au katika tukio la ishara dhaifu.
Kama unavyoweza kufikiria, kadiri kasi ya utumaji data kwenye laini moja inavyoongezeka, uadilifu wa ishara huelekea kupungua kadiri njia za mawasiliano zinavyorefuka. Kwa mfano, kwa mujibu wa vipimo vya mstari wa PCIe 4.0, safu ya maambukizi bila kutumia viunganishi kwenye mstari ni cm 30 tu. Kwa mstari wa PCIe 5.0, umbali huu utakuwa mfupi zaidi na hata kwa umbali huo ni muhimu kuingiza. retimers katika mzunguko wa mtawala. Maabara ya Astera iliweza kutengeneza virekebishaji muda vinavyoweza kufanya kazi katika kiolesura cha PCIe 4.0 na kama sehemu ya kiolesura cha PCIe 5.0, ambacho kilionyeshwa kwenye mkutano huo.
Chanzo: 3dnews.ru