మనకు తెలిసినట్లుగా, ఈ సంవత్సరం మార్చిలో, TSMC 5nm ఉత్పత్తుల పైలట్ ఉత్పత్తిని ప్రారంభించింది. తైవాన్‌లోని కొత్త ఫ్యాబ్ 18 ప్లాంట్‌లో ఇది జరిగింది. 5nm సొల్యూషన్స్ విడుదల కోసం. 5nm N5 ప్రక్రియను ఉపయోగించి భారీ ఉత్పత్తి 2020 రెండవ త్రైమాసికంలో ఆశించబడుతుంది. అదే సంవత్సరం చివరి నాటికి, ఉత్పాదక 5nm ప్రక్రియ సాంకేతికత లేదా N5P (పనితీరు) ఆధారంగా చిప్‌ల ఉత్పత్తి ప్రారంభించబడుతుంది. ప్రోటోటైప్ చిప్‌ల లభ్యత కొత్త ప్రక్రియ సాంకేతికత ఆధారంగా ఉత్పత్తి చేయబడిన భవిష్యత్ సెమీకండక్టర్ల సామర్థ్యాలను అంచనా వేయడానికి TSMCని అనుమతిస్తుంది, దీని గురించి కంపెనీ డిసెంబర్‌లో వివరంగా మాట్లాడుతుంది. కానీ మీరు ఇప్పటికే ఏదో తెలుసుకోవచ్చు IEDM 2019లో ప్రదర్శన కోసం TSMC సమర్పించిన సారాంశాల నుండి.
వివరాలను స్పష్టం చేయడానికి ముందు, TSMC నుండి మునుపటి ప్రకటనల నుండి మనకు తెలిసిన వాటిని గుర్తుంచుకోండి. 7nm ప్రాసెస్‌తో పోలిస్తే, 5nm చిప్‌ల నికర పనితీరు 15% పెరుగుతుందని లేదా పనితీరు అలాగే ఉంటే వినియోగం 30% తగ్గుతుందని పేర్కొన్నారు. N5P ప్రక్రియ వినియోగంలో మరో 7% ఉత్పాదకతను లేదా 15% పొదుపును జోడిస్తుంది. లాజిక్ మూలకాల సాంద్రత 1,8 రెట్లు పెరుగుతుంది. SRAM సెల్ స్కేల్ 0,75 కారకంతో మారుతుంది.
5nm చిప్‌ల ఉత్పత్తిలో, EUV స్కానర్‌ల వినియోగం యొక్క స్థాయి పరిపక్వ ఉత్పత్తి స్థాయికి చేరుకుంటుంది. ట్రాన్సిస్టర్ ఛానల్ నిర్మాణం మార్చబడుతుంది, బహుశా సిలికాన్‌తో లేదా బదులుగా జెర్మేనియంను ఉపయోగించడం ద్వారా. ఇది ఛానెల్‌లో ఎలక్ట్రాన్ల యొక్క పెరిగిన చలనశీలతను మరియు ప్రవాహాల పెరుగుదలను నిర్ధారిస్తుంది. ప్రక్రియ సాంకేతికత అనేక నియంత్రణ వోల్టేజ్ స్థాయిలను అందిస్తుంది, వీటిలో అత్యధికం 25 nm ప్రక్రియ సాంకేతికతతో పోలిస్తే 7% పనితీరు పెరుగుదలను అందిస్తుంది. I/O ఇంటర్‌ఫేస్‌ల కోసం ట్రాన్సిస్టర్ విద్యుత్ సరఫరా 1,5 V నుండి 1,2 V వరకు ఉంటుంది.
మెటలైజేషన్ మరియు పరిచయాల కోసం రంధ్రాల ద్వారా ఉత్పత్తిలో, తక్కువ నిరోధకత కలిగిన పదార్థాలు ఉపయోగించబడతాయి. అల్ట్రా-హై-డెన్సిటీ కెపాసిటర్లు మెటల్-డైలెక్ట్రిక్-మెటల్ సర్క్యూట్ ఉపయోగించి తయారు చేయబడతాయి, ఇది ఉత్పాదకతను 4% పెంచుతుంది. సాధారణంగా, TSMC కొత్త తక్కువ-కె ఇన్సులేటర్లను ఉపయోగించేందుకు మారుతుంది. కొత్త "పొడి" ప్రక్రియ, మెటల్ రియాక్టివ్ అయాన్ ఎచింగ్ (RIE), సిలికాన్ వేఫర్ ప్రాసెసింగ్ సర్క్యూట్‌లో కనిపిస్తుంది, ఇది సాంప్రదాయ డమాస్కస్ ప్రక్రియను రాగిని ఉపయోగించి పాక్షికంగా భర్తీ చేస్తుంది (30 nm కంటే తక్కువ మెటల్ పరిచయాల కోసం). అలాగే మొదటిసారిగా, రాగి వాహకాలు మరియు సెమీకండక్టర్ (ఎలక్ట్రోమిగ్రేషన్‌ను నిరోధించడానికి) మధ్య అడ్డంకిని సృష్టించడానికి గ్రాఫేన్ పొర ఉపయోగించబడుతుంది.
IEDM వద్ద డిసెంబర్ నివేదిక కోసం పత్రాల నుండి, 5nm చిప్‌ల యొక్క అనేక పారామితులు మరింత మెరుగ్గా ఉంటాయని మేము గ్రహించగలము. అందువలన, లాజిక్ మూలకాల సాంద్రత ఎక్కువగా ఉంటుంది మరియు 1,84 రెట్లు చేరుకుంటుంది. SRAM సెల్ కూడా 0,021 µm2 విస్తీర్ణంతో చిన్నదిగా ఉంటుంది. ప్రయోగాత్మక సిలికాన్ పనితీరుతో ప్రతిదీ క్రమంలో ఉంది - 15% పెరుగుదల పొందబడింది, అలాగే అధిక పౌనఃపున్యాల గడ్డకట్టే విషయంలో వినియోగంలో 30% తగ్గింపు సాధ్యమవుతుంది.
కొత్త ప్రక్రియ సాంకేతికత ఏడు నియంత్రణ వోల్టేజ్ విలువల నుండి ఎంచుకోవడాన్ని సాధ్యం చేస్తుంది, ఇది అభివృద్ధి ప్రక్రియ మరియు ఉత్పత్తులకు వైవిధ్యాన్ని జోడిస్తుంది మరియు EUV స్కానర్‌ల ఉపయోగం ఖచ్చితంగా ఉత్పత్తిని సులభతరం చేస్తుంది మరియు చౌకగా చేస్తుంది. TSMC ప్రకారం, EUV స్కానర్‌లకు మారడం 0,73nm ప్రక్రియతో పోలిస్తే లీనియర్ రిజల్యూషన్‌లో 7x మెరుగుదలని అందిస్తుంది. ఉదాహరణకు, మొదటి లేయర్‌ల యొక్క అత్యంత క్లిష్టమైన మెటలైజేషన్ లేయర్‌లను ఉత్పత్తి చేయడానికి, ఐదు సంప్రదాయ మాస్క్‌లకు బదులుగా, కేవలం ఒక EUV మాస్క్ అవసరం మరియు తదనుగుణంగా, ఐదుకి బదులుగా ఒక ఉత్పత్తి చక్రం మాత్రమే అవసరం. మార్గం ద్వారా, EUV ప్రొజెక్షన్‌ని ఉపయోగిస్తున్నప్పుడు చిప్‌లోని మూలకాలు ఎంత చక్కగా మారుతాయి అనే దానిపై శ్రద్ధ వహించండి. అందం, మరియు అంతే.
మూలం: 3dnews.ru