JEDEC Association ยังไม่ได้เผยแพร่ข้อกำหนดอย่างเป็นทางการสำหรับ DDR5 RAM รุ่นต่อไป (Dynamic Random Access Memory, DRAM) แต่การขาดเอกสารอย่างเป็นทางการไม่ได้ขัดขวางผู้ผลิต DRAM และผู้พัฒนาระบบต่างๆ บนชิป (ระบบบนชิป, SoC) จากการเตรียมการเปิดตัว สัปดาห์ที่แล้ว Cadence ผู้พัฒนาฮาร์ดแวร์และซอฟต์แวร์สำหรับสร้างชิป ได้แบ่งปันข้อมูลเกี่ยวกับการเข้าสู่ตลาด DDR5 และการพัฒนาเพิ่มเติม
แพลตฟอร์ม DDR5: มีการพัฒนามากกว่า 12 แพลตฟอร์ม
ความนิยมของหน่วยความจำทุกประเภทนั้นพิจารณาจากความนิยมของแพลตฟอร์มที่รองรับ และ DDR5 ก็ไม่มีข้อยกเว้น ในกรณีของ DDR5 เราทราบแน่ชัดว่าโปรเซสเซอร์ AMD EPYC รุ่น Genoa รวมถึงโปรเซสเซอร์ Intel Xeon Scalable รุ่น Sapphire Rapids จะได้รับการสนับสนุนเมื่อเปิดตัวในช่วงปลายปี 2021 หรือต้นปี 2022 Cadence ซึ่งนำเสนอคอนโทรลเลอร์ DDR5 และอินเทอร์เฟซทางกายภาพ (PHY) DDR5 ให้กับนักออกแบบชิปเพื่อขอใบอนุญาตแล้ว กล่าวว่ามี SoC มากกว่าหนึ่งโหลในการพัฒนาเพื่อรองรับหน่วยความจำรุ่นต่อไป ระบบบนชิปเหล่านี้บางส่วนจะปรากฏก่อนหน้านี้ บางส่วนในภายหลัง แต่ในขั้นตอนนี้เห็นได้ชัดว่าความสนใจในเทคโนโลยีใหม่นั้นมีมาก
Cadence มั่นใจว่าตัวควบคุม DDR5 และ DDR5 PHY ของบริษัทเป็นไปตามข้อกำหนด JEDEC เวอร์ชัน 1.0 ที่กำลังจะมีขึ้นโดยสมบูรณ์ ดังนั้น SoC ที่ใช้เทคโนโลยี Cadence จะเข้ากันได้กับโมดูลหน่วยความจำ DDR5 ที่จะปรากฏในภายหลัง
“การมีส่วนร่วมอย่างใกล้ชิดในคณะทำงานของ JEDEC ถือเป็นข้อได้เปรียบ เราเข้าใจแล้วว่ามาตรฐานจะพัฒนาไปอย่างไร เราเป็นผู้ควบคุมและซัพพลายเออร์ PHY และสามารถคาดการณ์การเปลี่ยนแปลงที่อาจเกิดขึ้นบนเส้นทางสู่มาตรฐานในที่สุด ในช่วงเริ่มต้นของการกำหนดมาตรฐาน เราสามารถนำองค์ประกอบมาตรฐานที่อยู่ระหว่างการพัฒนาและทำงานร่วมกับพันธมิตรของเราเพื่อให้ได้ตัวควบคุมที่ใช้งานได้และต้นแบบ PHY เมื่อเราก้าวไปสู่การเผยแพร่มาตรฐานนี้ เรามีหลักฐานเพิ่มมากขึ้นว่าแพ็คเกจทรัพย์สินทางปัญญา (IP) ของเราจะรองรับอุปกรณ์ DDR5 ที่ได้มาตรฐาน” Marc Greenberg ผู้อำนวยการฝ่ายการตลาดสำหรับ DRAM IP ที่ Cadence กล่าว
ก่อนหน้า: ชิป 16-Gbit DDR5-4800
การเปลี่ยนไปใช้ DDR5 ถือเป็นความท้าทายที่สำคัญสำหรับผู้ผลิตหน่วยความจำ เนื่องจาก DRAM ชนิดใหม่จะต้องเพิ่มความจุของชิป อัตราการถ่ายโอนข้อมูลที่สูงขึ้น เพิ่มประสิทธิภาพที่มีประสิทธิภาพ (ต่อความถี่สัญญาณนาฬิกาและต่อช่องสัญญาณ) พร้อมกัน และในเวลาเดียวกันก็ลดการใช้พลังงานลง นอกจากนี้ คาดว่า DDR5 จะทำให้การรวมอุปกรณ์ DRAM หลายตัวเข้าไว้ในแพ็คเกจเดียวได้ง่ายขึ้น ช่วยให้ความจุของโมดูลหน่วยความจำสูงกว่าที่อุตสาหกรรมใช้อยู่ในปัจจุบันอย่างมาก
Micron และ SK Hynix ได้ประกาศเริ่มส่งมอบโมดูลหน่วยความจำต้นแบบที่ใช้ชิป 16-Gbit DDR5 ให้กับพันธมิตรแล้ว Samsung ซึ่งเป็นผู้ผลิต DRAM ที่ใหญ่ที่สุดในโลก ยังไม่ได้ยืนยันการเริ่มต้นการจัดส่งต้นแบบอย่างเป็นทางการ แต่จากการประกาศในการประชุม ISSCC 2019 เรารู้ว่าบริษัทกำลังทำงานร่วมกับชิป 16-Gbit และโมดูลประเภท DDR5 (อย่างไรก็ตาม สิ่งนี้ไม่ ไม่ได้หมายความว่าชิป 8-Gbit จะไม่มี DDR5) ไม่ว่าในกรณีใด ดูเหมือนว่าหน่วยความจำ DDR5 จะมีจำหน่ายจากผู้ผลิต DRAM รายใหญ่ทั้งสามรายเมื่อแพลตฟอร์มที่เกี่ยวข้องเริ่มปรากฏในตลาด
Cadence มั่นใจว่าชิป DDR5 ตัวแรกจะมีความจุ 16 Gbit และอัตราการถ่ายโอนข้อมูล 4800 Mega Transfers ต่อวินาที (MT/s) สิ่งนี้ได้รับการยืนยันทางอ้อมจากการสาธิตโมดูล SK Hynix DDR5-4800 ในงาน CES 2020 ควบคู่ไปกับการประกาศเริ่มการสุ่มตัวอย่าง (กระบวนการส่งต้นแบบผลิตภัณฑ์ไปยังพันธมิตร) จาก DDR5-4800 หน่วยความจำรุ่นใหม่จะพัฒนาในสองทิศทาง: ความจุและประสิทธิภาพ
เวกเตอร์ทั่วไปสำหรับการพัฒนา DDR5 ตามความคาดหวังของ Cadence:
- ความจุของชิปตัวเดียวจะเริ่มต้นที่ 16 Gbit จากนั้นเพิ่มเป็น 24 Gbit (คาดว่าโมดูลหน่วยความจำ 24 GB หรือ 48 GB) จากนั้นเป็น 32 Gbit
ในแง่ของประสิทธิภาพ Cadence คาดว่าความเร็วการถ่ายโอนข้อมูล DDR5 จะเพิ่มขึ้นจาก 4800 MT/s เป็น 5200 MT/s ใน 12-18 เดือนหลังจากการเปิดตัว DDR4-4800 และจากนั้นเป็น 5600 MT/s ในอีก 12-18 เดือน ดังนั้นการปรับปรุงประสิทธิภาพ DDR5 บนเซิร์ฟเวอร์จะเกิดขึ้นในอัตราที่ค่อนข้างสม่ำเสมอ
สำหรับพีซีไคลเอนต์ ส่วนใหญ่จะขึ้นอยู่กับตัวควบคุมหน่วยความจำในไมโครโปรเซสเซอร์และผู้จำหน่ายโมดูลหน่วยความจำ แต่ DIMM สำหรับผู้สนใจจะมีประสิทธิภาพที่ดีกว่าที่ใช้ในเซิร์ฟเวอร์อย่างแน่นอน
ในตลาดเซิร์ฟเวอร์ ด้วยชิป 16Gb, การเพิ่มประสิทธิภาพ DDR5 ภายใน, สถาปัตยกรรมเซิร์ฟเวอร์ใหม่และการใช้ RDIMM แทน LRDIMM ระบบซ็อกเก็ตเดี่ยวที่มีโมดูล 5GB DDR256 จะเห็นประสิทธิภาพเพิ่มขึ้นอย่างมีนัยสำคัญทั้งในด้านความสามารถในการรับส่งข้อมูล และในแง่ของเวลาแฝงในการเข้าถึงข้อมูล (เปรียบเทียบกับ LRDIMM สมัยใหม่)
Cadence กล่าวว่าการปรับปรุงทางเทคโนโลยีของ DDR5 จะทำให้แบนด์วิธหน่วยความจำจริงเพิ่มขึ้น 36% เมื่อเทียบกับ DDR4 แม้ว่าจะมีอัตราการถ่ายโอนข้อมูล 3200 MT/s ก็ตาม อย่างไรก็ตาม เมื่อ DDR5 ทำงานที่ความเร็วการออกแบบประมาณ 4800 MT/s ปริมาณงานจริงจะสูงกว่า DDR87-4 ถึง 3200% ในทุกกรณี อย่างไรก็ตาม หนึ่งในคุณสมบัติที่สำคัญของ DDR5 ก็คือความสามารถในการเพิ่มความหนาแน่นของชิปหน่วยความจำเสาหินเกิน 16 Gbit
DDR5 แล้วปีนี้เหรอ?
ตามที่ระบุไว้ข้างต้น AMD Genoa และ Intel Sapphire Rapids ไม่ควรปรากฏจนกว่าจะถึงปลายปี 2021 และมีแนวโน้มว่าจะเป็นต้นปี 2022 อย่างไรก็ตาม คุณ Greenberg จาก Cadence มั่นใจในสถานการณ์เชิงบวกสำหรับการพัฒนากิจกรรมต่างๆ
ผู้ผลิตหน่วยความจำมีความกระตือรือร้นที่จะเริ่มจัดหา DRAM ประเภทใหม่จำนวนมากก่อนที่แพลตฟอร์มจะพร้อมใช้งาน ในขณะเดียวกันการจัดส่งหนึ่งปีก่อนที่ AMD Genoa และ Intel Sapphire Rapids จะออกสู่ตลาดดูเหมือนจะเร็วเกินไปเล็กน้อย แต่การปรากฏตัวของรุ่นทดลอง DDR5 มีคำอธิบายที่สมเหตุสมผลหลายประการ: โปรเซสเซอร์ AMD และ Intel ที่รองรับ DDR5 นั้นใกล้เคียงกว่าที่บริษัทโปรเซสเซอร์บอกเรา หรือมี SoC อื่น ๆ ที่รองรับ DDR5 ที่กำลังเข้าสู่ตลาด
ไม่ว่าในกรณีใด หากข้อกำหนดเฉพาะของ DDR5 อยู่ในขั้นตอนร่างขั้นสุดท้าย ผู้ผลิต DRAM รายใหญ่อาจเริ่มการผลิตจำนวนมากแม้ว่าจะไม่มีมาตรฐานที่เผยแพร่ก็ตาม ตามทฤษฎีแล้ว นักพัฒนา SoC สามารถเริ่มส่งการออกแบบของตนไปยังการผลิตได้ในขั้นตอนนี้ ในขณะเดียวกัน เป็นเรื่องยากที่จะจินตนาการว่า DDR5 จะสามารถครองส่วนแบ่งการตลาดที่สำคัญได้ในปี 2020 - 2021 โดยไม่ได้รับการสนับสนุนจากผู้จำหน่ายโปรเซสเซอร์รายใหญ่
ที่มา: 3dnews.ru