เมื่อพิจารณาถึงอุปสรรคในการผลิตชิปที่กำลังใกล้เข้ามา ซึ่งเป็นไปไม่ได้ที่จะลดขนาดกระบวนการทางเทคนิคลงอีก บรรจุภัณฑ์คริสตัลแบบหลายชิปจึงกำลังมาถึงเบื้องหน้า ประสิทธิภาพของโปรเซสเซอร์ในอนาคตจะวัดจากความซับซ้อน หรือดีกว่านั้นคือความซับซ้อนของโซลูชัน ยิ่งกำหนดฟังก์ชันให้กับชิปโปรเซสเซอร์ขนาดเล็กมากเท่าใด แพลตฟอร์มทั้งหมดก็จะยิ่งมีประสิทธิภาพและประสิทธิผลมากขึ้นเท่านั้น ในกรณีนี้โปรเซสเซอร์เองจะเป็นแพลตฟอร์มของมวลผลึกที่ต่างกันซึ่งเชื่อมต่อกันด้วยบัสความเร็วสูงซึ่งจะไม่แย่ไปกว่านั้น (ในแง่ของความเร็วและการบริโภค) กว่าถ้ามันเป็นผลึกเสาหินก้อนเดียว กล่าวอีกนัยหนึ่ง โปรเซสเซอร์จะกลายเป็นทั้งมาเธอร์บอร์ดและชุดการ์ดเอ็กซ์แพนชัน รวมถึงหน่วยความจำ อุปกรณ์ต่อพ่วง และอื่นๆ
Intel ได้สาธิตการใช้งานเทคโนโลยีที่เป็นกรรมสิทธิ์สองรายการสำหรับการบรรจุเชิงพื้นที่ของคริสตัลที่แตกต่างกันในแพ็คเกจเดียว เหล่านี้คือ EMIB และ . แบบแรกคืออินเทอร์เฟซแบบบริดจ์ที่สร้างไว้ในซับสเตรต "การติดตั้ง" สำหรับการจัดเรียงคริสตัลในแนวนอน และแบบที่สองคือการจัดเรียงคริสตัลแบบสามมิติหรือแบบเรียงซ้อนโดยใช้ เหนือสิ่งอื่นใด ผ่านช่องสัญญาณการทำให้เป็นโลหะในแนวตั้ง TSV ด้วยการใช้เทคโนโลยี EMIB บริษัทจึงผลิต Stratix X รุ่น FPGA และโปรเซสเซอร์ไฮบริด Kaby Lake G และเทคโนโลยี Foveros จะถูกนำไปใช้กับผลิตภัณฑ์เชิงพาณิชย์ในช่วงครึ่งหลังของปีนี้ ตัวอย่างเช่น จะใช้ในการผลิตโปรเซสเซอร์แล็ปท็อป Lakefield
แน่นอนว่า Intel จะไม่หยุดเพียงแค่นั้นและจะยังคงพัฒนาเทคโนโลยีสำหรับบรรจุภัณฑ์ชิปแบบก้าวหน้าต่อไป คู่แข่งกำลังทำสิ่งเดียวกัน ยังไง และ Samsung กำลังพัฒนาเทคโนโลยีสำหรับการจัดเรียงเชิงพื้นที่ของคริสตัล (ชิปเล็ต) และตั้งใจที่จะดึงโอกาสใหม่ ๆ เข้ามาปกคลุมตัวเองต่อไป
ล่าสุดที่งานประชุม SEMICON West ทาง Intel อีกครั้ง เทคโนโลยีสำหรับบรรจุภัณฑ์แบบหลายชิปกำลังพัฒนาไปอย่างรวดเร็ว งานดังกล่าวนำเสนอเทคโนโลยี XNUMX ประการ ซึ่งจะมีการนำไปใช้ในอนาคตอันใกล้นี้ ต้องบอกว่าทั้งสามเทคโนโลยีจะไม่กลายเป็นมาตรฐานอุตสาหกรรม Intel เก็บการพัฒนาทั้งหมดไว้เพื่อตัวมันเองและจะมอบการพัฒนาเหล่านี้ให้กับลูกค้าเพื่อการผลิตตามสัญญาเท่านั้น
เทคโนโลยีใหม่แรกจากสามเทคโนโลยีสำหรับการบรรจุเชิงพื้นที่ของชิปเล็ตคือ Co-EMIB นี่คือการผสมผสานระหว่างเทคโนโลยีอินเทอร์เฟซบริดจ์ EMIB ราคาประหยัดกับชิปเล็ต Foveros การออกแบบสแต็กหลายชิปของ Foveros สามารถเชื่อมต่อกับลิงก์ EMIB แนวนอนเข้ากับระบบที่ซับซ้อนได้ โดยไม่กระทบต่อปริมาณงานหรือประสิทธิภาพ Intel อ้างว่าเวลาแฝงและปริมาณงานของอินเทอร์เฟซหลายเลเยอร์ทั้งหมดจะไม่เลวร้ายไปกว่าชิปเสาหิน ในความเป็นจริง เนื่องจากความหนาแน่นสูงของผลึกที่ต่างกัน ประสิทธิภาพโดยรวมและประสิทธิภาพการใช้พลังงานของโซลูชันและอินเทอร์เฟซจะสูงกว่าในกรณีของโซลูชันเสาหินด้วยซ้ำ
นับเป็นครั้งแรกที่เทคโนโลยี Co-EMIB สามารถใช้ในการผลิตโปรเซสเซอร์ไฮบริดของ Intel สำหรับซูเปอร์คอมพิวเตอร์ Aurora ซึ่งคาดว่าจะจัดส่งได้ในช่วงปลายปี 2021 (โครงการร่วมระหว่าง Intel และ Cray) โปรเซสเซอร์ต้นแบบถูกจัดแสดงที่งาน SEMICON West โดยประกอบด้วยแม่พิมพ์ขนาดเล็ก 18 ชิ้นบนแม่พิมพ์ขนาดใหญ่หนึ่งชิ้น (Foveros) ซึ่งคู่ของแม่พิมพ์ดังกล่าวเชื่อมต่อกันในแนวนอนด้วยการเชื่อมต่อระหว่างกันของ EMIB
เทคโนโลยีการบรรจุชิปเชิงพื้นที่ตัวที่สองจากสามเทคโนโลยีใหม่ของ Intel เรียกว่า Omni-Directional Interconnect (ODI) เทคโนโลยีนี้ไม่มีอะไรมากไปกว่าการใช้อินเทอร์เฟซ EMIB และ Foveros สำหรับการเชื่อมต่อไฟฟ้าในแนวนอนและแนวตั้งของคริสตัล สิ่งที่ทำให้ ODI เป็นรายการที่แยกต่างหากก็คือบริษัทได้ติดตั้งแหล่งจ่ายไฟสำหรับชิปเล็ตในสแต็กโดยใช้การเชื่อมต่อ TSV แนวตั้ง วิธีนี้จะทำให้สามารถกระจายอาหารได้อย่างมีประสิทธิภาพ ในเวลาเดียวกันความต้านทานของช่อง TSV ขนาด 70 μm สำหรับแหล่งจ่ายไฟจะลดลงอย่างมาก ซึ่งจะช่วยลดจำนวนช่องสัญญาณที่จำเป็นสำหรับการจ่ายพลังงานและเพิ่มพื้นที่บนชิปสำหรับทรานซิสเตอร์ (ตัวอย่าง)
ในที่สุด Intel เรียกอินเทอร์เฟซแบบชิปต่อชิป MDIO ซึ่งเป็นเทคโนโลยีที่สามสำหรับบรรจุภัณฑ์เชิงพื้นที่ นี่คือ Advanced Interface Bus (AIB) ในรูปแบบของฟิสิคัลเลเยอร์สำหรับการแลกเปลี่ยนสัญญาณระหว่างชิป พูดอย่างเคร่งครัด นี่คือบัส AIB รุ่นที่สองซึ่ง Intel กำลังพัฒนาสำหรับ DARPA AIB รุ่นแรกเปิดตัวในปี 2017 โดยมีความสามารถในการถ่ายโอนข้อมูลผ่านผู้ติดต่อแต่ละรายด้วยความเร็ว 2 Gbit/s บัส MDIO จะให้การแลกเปลี่ยนที่ความเร็ว 5,4 Gbit/s ลิงค์นี้จะกลายเป็นคู่แข่งของรถบัส TSMC LIPINCON ความเร็วในการถ่ายโอน LIPINCON นั้นสูงกว่า - 8 Gbit/s แต่ Intel MDIO มีความหนาแน่นของ GB/s ต่อมิลลิเมตรที่สูงกว่า: 200 ต่อ 67 ดังนั้น Intel จึงอ้างว่าการพัฒนาที่ไม่เลวร้ายไปกว่าคู่แข่ง
ที่มา: 3dnews.ru