ดังที่คุณทราบผู้ดูแลอินเทอร์เฟซ PCI Express ซึ่งเป็นกลุ่มอุตสาหกรรม PCI-SIG กำลังเร่งรีบเพื่อชดเชยความล่าช้าที่ล่าช้ากว่ากำหนดการในการนำบัส PCI Express เวอร์ชันใหม่ออกสู่ตลาดโดยใช้ข้อมูลจำเพาะเวอร์ชัน 5.0 ข้อมูลจำเพาะ PCIe 5.0 เวอร์ชันสุดท้ายได้รับการอนุมัติแล้ว และในปีใหม่อุปกรณ์ที่รองรับบัสที่อัปเดตควรปรากฏในตลาด เราขอเตือนคุณว่าเมื่อเทียบกับ PCIe 4.0 ความเร็วการถ่ายโอนในสาย PCIe 5.0 จะเพิ่มเป็นสองเท่าเป็น 32 กิกะบิตต่อวินาที (32 GT/s)
ข้อมูลจำเพาะเป็นเพียงข้อกำหนด แต่สำหรับการใช้งานจริงของอินเทอร์เฟซใหม่ จำเป็นต้องใช้ซิลิกอนและบล็อกที่ใช้งานได้สำหรับการออกใบอนุญาตให้กับนักพัฒนาคอนโทรลเลอร์บุคคลที่สาม หนึ่งในการตัดสินใจเมื่อวานนี้และวันนี้ที่การประชุมในไทเป บริษัท Astera Labs, Synopsys และ Intel มีการอ้างว่านี่เป็นโซลูชันครบวงจรตัวแรกที่พร้อมสำหรับการใช้งานจริงและการออกใบอนุญาต
แพลตฟอร์มที่แสดงในไต้หวันใช้ชิปรุ่นก่อนการผลิตของ Intel, คอนโทรลเลอร์ Synopsys DesignWare และเลเยอร์ทางกายภาพ PCIe 5.0 ของบริษัท ซึ่งสามารถซื้อได้ภายใต้ใบอนุญาต เช่นเดียวกับตัวจับเวลาจาก Astera Labs ตัวจับเวลาคือชิปที่คืนความสมบูรณ์ของพัลส์นาฬิกาเมื่อมีสัญญาณรบกวนหรือในกรณีที่สัญญาณอ่อน
ดังที่คุณสามารถจินตนาการได้ เมื่อความเร็วของการส่งข้อมูลบนบรรทัดเดียวเพิ่มขึ้น ความสมบูรณ์ของสัญญาณมีแนวโน้มที่จะลดลงเมื่อสายการสื่อสารยาวขึ้น ตัวอย่างเช่นตามข้อกำหนดสำหรับสาย PCIe 4.0 ระยะการส่งข้อมูลโดยไม่ต้องใช้ตัวเชื่อมต่อบนสายคือเพียง 30 ซม. สำหรับสาย PCIe 5.0 ระยะนี้จะสั้นลงอีกและแม้จะอยู่ในระยะห่างดังกล่าวก็จำเป็นต้องรวมไว้ด้วย ตัวจับเวลาในวงจรควบคุม Astera Labs จัดการพัฒนาตัวจับเวลาที่สามารถทำงานได้ทั้งในอินเทอร์เฟซ PCIe 4.0 และเป็นส่วนหนึ่งของอินเทอร์เฟซ PCIe 5.0 ซึ่งได้รับการสาธิตในการประชุม
ที่มา: 3dnews.ru