Samsung ใช้ประโยชน์อย่างเต็มที่จากความได้เปรียบในการบุกเบิกการพิมพ์หินเซมิคอนดักเตอร์โดยใช้เครื่องสแกน EUV เนื่องจาก TSMC เตรียมที่จะเริ่มใช้เครื่องสแกนขนาด 13,5 นาโนเมตรในเดือนมิถุนายน โดยปรับให้เข้ากับการผลิตชิปในกระบวนการรุ่นที่สองของขนาด 7 นาโนเมตร Samsung จึงเจาะลึกลงไปอีกและ เมื่อเสร็จสิ้นการพัฒนากระบวนการทางเทคนิคด้วยมาตรฐานการออกแบบ 5 นาโนเมตร นอกจากนี้ ยักษ์ใหญ่ของเกาหลีใต้ยังประกาศเริ่มรับคำสั่งซื้อสำหรับการผลิตโซลูชัน 5 นาโนเมตรสำหรับการผลิตบนเวเฟอร์ที่มีการออกแบบหลายแบบ ซึ่งหมายความว่า Samsung พร้อมที่จะยอมรับการออกแบบชิปดิจิทัลที่มีมาตรฐาน 5 นาโนเมตร และผลิตชุดนำร่องของซิลิคอน 5 นาโนเมตรที่ใช้งานได้
การช่วยให้บริษัทดำเนินการอย่างรวดเร็วจากการนำเสนอเทคโนโลยีการผลิต 7 นาโนเมตรด้วย EUV ไปสู่การผลิตโซลูชัน 5 นาโนเมตรด้วย EUV ก็คือข้อเท็จจริงที่ว่า Samsung ยังคงรักษาความสามารถในการทำงานร่วมกันระหว่างองค์ประกอบการออกแบบ (IP) เครื่องมือออกแบบ และเครื่องมือตรวจสอบ เหนือสิ่งอื่นใด ซึ่งหมายความว่าลูกค้าของบริษัทจะประหยัดเงินในการซื้อเครื่องมือออกแบบ การทดสอบ และการบล็อก IP สำเร็จรูป PDK สำหรับการออกแบบ วิธีการ (DM, วิธีการออกแบบ) และแพลตฟอร์มการออกแบบอัตโนมัติ EDA ได้กลายเป็นส่วนหนึ่งของการพัฒนาชิปสำหรับมาตรฐาน 7 นาโนเมตรของ Samsung พร้อม EUV ในไตรมาสที่สี่ของปีที่แล้ว เครื่องมือทั้งหมดเหล่านี้จะรับประกันการพัฒนาโครงการดิจิทัลสำหรับเทคโนโลยีการผลิต 5 นาโนเมตรด้วยทรานซิสเตอร์ FinFET
เมื่อเทียบกับกระบวนการ 7 นาโนเมตรที่ใช้เครื่องสแกน EUV ซึ่งทางบริษัท ในปีที่แล้ว เทคโนโลยีการผลิต 5 นาโนเมตรจะทำให้ประสิทธิภาพการใช้พื้นที่ชิปเพิ่มขึ้น 25% (Samsung หลีกเลี่ยงการกล่าวโดยตรงเกี่ยวกับการลดขนาดพื้นที่ชิปลง 25% ซึ่งจะทำให้มีพื้นที่ว่างในการจัดทำตัวเลข) นอกจากนี้การเปลี่ยนไปใช้กระบวนการ 5 นาโนเมตรจะลดการใช้ชิปลง 20% หรือเพิ่มประสิทธิภาพของโซลูชันลง 10% โบนัสอีกอย่างคือการลดจำนวนโฟโตมาสก์ที่จำเป็นสำหรับการผลิตเซมิคอนดักเตอร์
Samsung ผลิตผลิตภัณฑ์โดยใช้เครื่องสแกน EUV ที่โรงงาน S3 ในเมืองฮวาซอง ในช่วงครึ่งหลังของปีนี้ บริษัทจะเสร็จสิ้นการก่อสร้างโรงงานแห่งใหม่ถัดจาก Fab S3 ซึ่งจะพร้อมผลิตชิปโดยใช้กระบวนการ EUV ในปีหน้า
ที่มา: 3dnews.ru