TSMC: การย้ายจาก 7 นาโนเมตรเป็น 5 นาโนเมตรจะเพิ่มความหนาแน่นของทรานซิสเตอร์ได้ถึง 80%

TSMC สัปดาห์นี้ ประกาศแล้ว การเรียนรู้ขั้นตอนใหม่ของเทคโนโลยีการพิมพ์หิน กำหนด N6 ข่าวประชาสัมพันธ์ระบุว่าขั้นตอนการพิมพ์หินนี้จะเข้าสู่ขั้นตอนการผลิตความเสี่ยงภายในไตรมาสแรกของปี 2020 แต่มีเพียงบันทึกการประชุมรายงาน TSMC รายไตรมาสเท่านั้นที่ทำให้สามารถเรียนรู้รายละเอียดใหม่เกี่ยวกับช่วงเวลาของการพัฒนา ที่เรียกว่าเทคโนโลยี 6 นาโนเมตร

ควรระลึกไว้ว่า TSMC กำลังผลิตผลิตภัณฑ์ 7 นาโนเมตรที่หลากหลายอยู่แล้ว โดยในไตรมาสที่แล้วมีรายได้ถึง 22% ของบริษัท ตามการคาดการณ์ของฝ่ายบริหารของ TSMC ในปีนี้ กระบวนการทางเทคโนโลยี N7 และ N7+ จะคิดเป็นสัดส่วนอย่างน้อย 25% ของรายได้ เทคโนโลยีการผลิต 7 นาโนเมตร (N7+) รุ่นที่สองเกี่ยวข้องกับการใช้การพิมพ์หินอัลตราไวโอเลตที่มีความแข็งเป็นพิเศษ (EUV) เพิ่มมากขึ้น ในขณะเดียวกัน ตามที่ตัวแทนของ TSMC เน้นย้ำ ประสบการณ์ที่ได้รับระหว่างการนำกระบวนการทางเทคนิค N7+ มาใช้นั้นเองที่ทำให้บริษัทสามารถเสนอกระบวนการทางเทคนิค N6 ให้กับลูกค้าได้ ซึ่งเป็นไปตามระบบนิเวศการออกแบบ N7 อย่างสมบูรณ์ ช่วยให้นักพัฒนาสามารถเปลี่ยนจาก N7 หรือ N7+ เป็น N6 ได้ในเวลาที่สั้นที่สุดและมีค่าใช้จ่ายด้านวัสดุน้อยที่สุด CEO CC Wei ยังแสดงความมั่นใจในการประชุมรายไตรมาสว่าลูกค้า TSMC ทั้งหมดที่ใช้กระบวนการ 7 นาโนเมตรจะเปลี่ยนไปใช้เทคโนโลยี 6 นาโนเมตร ก่อนหน้านี้ ในบริบทที่คล้ายกัน เขากล่าวถึงความพร้อมของผู้ใช้เทคโนโลยีการผลิต 7 นาโนเมตร “เกือบทั้งหมด” ของ TSMC ในการย้ายไปยังเทคโนโลยีการผลิต 5 นาโนเมตร

TSMC: การย้ายจาก 7 นาโนเมตรเป็น 5 นาโนเมตรจะเพิ่มความหนาแน่นของทรานซิสเตอร์ได้ถึง 80%

เป็นการเหมาะสมที่จะอธิบายว่าเทคโนโลยีการผลิต 5 นาโนเมตร (N5) ที่ผลิตโดย TSMC มีข้อดีอะไรบ้าง ตามที่ Xi Xi Wei ยอมรับ ในแง่ของวงจรชีวิต N5 จะเป็นหนึ่งใน "อายุการใช้งานยาวนาน" ที่สุดในประวัติศาสตร์ของบริษัท ในขณะเดียวกัน จากมุมมองของนักพัฒนา มันจะแตกต่างอย่างมากจากเทคโนโลยีการผลิต 6 นาโนเมตร ดังนั้นการเปลี่ยนไปใช้มาตรฐานการออกแบบ 5 นาโนเมตรจะต้องใช้ความพยายามอย่างมาก ตัวอย่างเช่น หากเทคโนโลยีการผลิต 6 นาโนเมตรทำให้ความหนาแน่นของทรานซิสเตอร์เพิ่มขึ้น 7% เมื่อเทียบกับ 18 นาโนเมตร ความแตกต่างระหว่าง 7 นาโนเมตรและ 5 นาโนเมตรจะสูงถึง 80% ในทางกลับกันการเพิ่มความเร็วของทรานซิสเตอร์จะไม่เกิน 15% ดังนั้นวิทยานิพนธ์เกี่ยวกับการชะลอการกระทำของ "กฎของมัวร์" จึงได้รับการยืนยันในกรณีนี้

TSMC: การย้ายจาก 7 นาโนเมตรเป็น 5 นาโนเมตรจะเพิ่มความหนาแน่นของทรานซิสเตอร์ได้ถึง 80%

ทั้งหมดนี้ไม่ได้ป้องกันหัวหน้าของ TSMC จากการอ้างว่าเทคโนโลยีกระบวนการ N5 จะเป็น "มีการแข่งขันสูงที่สุดในอุตสาหกรรม" ด้วยความช่วยเหลือดังกล่าว บริษัทไม่เพียงแต่คาดหวังที่จะเพิ่มส่วนแบ่งการตลาดในกลุ่มที่มีอยู่เท่านั้น แต่ยังจะดึงดูดลูกค้าใหม่ๆ อีกด้วย ในบริบทของการเรียนรู้เทคโนโลยีการประมวลผล 5 นาโนเมตรอย่างเชี่ยวชาญ ความหวังพิเศษถูกวางไว้ในส่วนของโซลูชันสำหรับการประมวลผลประสิทธิภาพสูง (HPC) ปัจจุบันคิดเป็นสัดส่วนไม่เกิน 29% ของรายได้ของ TSMC และ 47% ของรายได้มาจากส่วนประกอบสำหรับสมาร์ทโฟน เมื่อเวลาผ่านไปส่วนแบ่งของกลุ่ม HPC จะต้องเพิ่มขึ้นแม้ว่าผู้พัฒนาโปรเซสเซอร์สำหรับสมาร์ทโฟนจะเต็มใจที่จะเชี่ยวชาญมาตรฐานการพิมพ์หินใหม่ บริษัทเชื่อว่าการพัฒนาเครือข่ายการสร้าง 5G จะเป็นสาเหตุหนึ่งของการเติบโตของรายได้ในปีต่อๆ ไป


TSMC: การย้ายจาก 7 นาโนเมตรเป็น 5 นาโนเมตรจะเพิ่มความหนาแน่นของทรานซิสเตอร์ได้ถึง 80%

ในที่สุด CEO ของ TSMC ยืนยันการเริ่มต้นการผลิตแบบอนุกรมโดยใช้เทคโนโลยีกระบวนการ N7+ โดยใช้การพิมพ์หิน EUV ระดับผลผลิตของผลิตภัณฑ์ที่เหมาะสมที่ใช้เทคโนโลยีกระบวนการนี้เทียบได้กับเทคโนโลยี 7 นาโนเมตรรุ่นแรก Xi Xi Wei ระบุว่า การแนะนำ EUV ไม่สามารถให้ผลตอบแทนทางเศรษฐกิจได้ทันที ในขณะที่ต้นทุนค่อนข้างสูง แต่ทันทีที่การผลิต "ได้รับแรงผลักดัน" ต้นทุนการผลิตจะเริ่มลดลงในอัตราปกติในช่วงไม่กี่ปีที่ผ่านมา



ที่มา: 3dnews.ru

เพิ่มความคิดเห็น