วันนี้ ซัมซุง อิเลคโทรนิคส์ เกี่ยวกับแผนการพัฒนากระบวนการทางเทคนิคสำหรับการผลิตเซมิคอนดักเตอร์ บริษัทถือว่าการสร้างโปรเจ็กต์ดิจิทัลของชิปทดลองขนาด 3 นาโนเมตรที่ใช้ทรานซิสเตอร์ MBCFET ที่ได้รับสิทธิบัตรจะเป็นความสำเร็จหลักในปัจจุบัน เหล่านี้เป็นทรานซิสเตอร์ที่มีช่องนาโนเพจแนวนอนหลายช่องในประตู FET แนวตั้ง (Multi-Bridge-Channel FET)
ในฐานะส่วนหนึ่งของการเป็นพันธมิตรกับ IBM นั้น Samsung ได้พัฒนาเทคโนโลยีที่แตกต่างกันเล็กน้อยสำหรับการผลิตทรานซิสเตอร์ที่มีช่องสัญญาณที่ล้อมรอบด้วยเกตทั้งหมด (GAA หรือ Gate-All-Around) ช่องดังกล่าวควรจะถูกทำให้บางลงในรูปแบบของเส้นลวดนาโน ต่อจากนั้น Samsung ก็ย้ายออกจากโครงการนี้และจดสิทธิบัตรโครงสร้างทรานซิสเตอร์พร้อมช่องสัญญาณในรูปแบบนาโนเพจ โครงสร้างนี้ช่วยให้คุณควบคุมคุณสมบัติของทรานซิสเตอร์โดยจัดการทั้งจำนวนหน้า (ช่องสัญญาณ) และปรับความกว้างของหน้า สำหรับเทคโนโลยี FET แบบคลาสสิก การซ้อมรบดังกล่าวเป็นไปไม่ได้ ในการเพิ่มกำลังของทรานซิสเตอร์ FinFET จำเป็นต้องคูณจำนวนครีบ FET บนพื้นผิว และต้องใช้พื้นที่ ลักษณะของทรานซิสเตอร์ MBCFET สามารถเปลี่ยนแปลงได้ภายในฟิสิคัลเกตเดียวซึ่งคุณต้องกำหนดความกว้างของช่องและหมายเลข
ความพร้อมใช้งานของการออกแบบดิจิทัล (ปิดเทป) ของชิปต้นแบบสำหรับการผลิตโดยใช้กระบวนการ GAA ทำให้ Samsung สามารถกำหนดขีดจำกัดความสามารถของทรานซิสเตอร์ MBCFET โปรดทราบว่านี่ยังคงเป็นข้อมูลการสร้างแบบจำลองด้วยคอมพิวเตอร์และกระบวนการทางเทคนิคใหม่สามารถตัดสินได้ในที่สุดหลังจากที่มีการเปิดตัวสู่การผลิตจำนวนมากเท่านั้น อย่างไรก็ตาม มีจุดเริ่มต้นอยู่ บริษัทกล่าวว่าการเปลี่ยนจากกระบวนการ 7nm (เห็นได้ชัดว่าเป็นรุ่นแรก) ไปเป็นกระบวนการ GAA จะทำให้พื้นที่ดายลดลง 45% และการบริโภคลดลง 50% หากคุณไม่ประหยัดการบริโภค ผลผลิตจะเพิ่มขึ้น 35% ก่อนหน้านี้ Samsung พบว่าประหยัดและผลิตภาพเพิ่มขึ้นเมื่อเปลี่ยนไปใช้กระบวนการ 3 นาโนเมตร คั่นด้วยเครื่องหมายจุลภาค. ปรากฎว่ามันเป็นอย่างใดอย่างหนึ่ง
บริษัทถือว่าการเตรียมแพลตฟอร์มคลาวด์สาธารณะสำหรับนักพัฒนาชิปอิสระและบริษัท fables เป็นจุดสำคัญในการเผยแพร่เทคโนโลยีการผลิต 3 นาโนเมตร Samsung ไม่ได้ซ่อนสภาพแวดล้อมการพัฒนา การตรวจสอบโปรเจ็กต์ และไลบรารีบนเซิร์ฟเวอร์ที่ใช้งานจริง แพลตฟอร์ม SAFE (Samsung Advanced Foundry Ecosystem Cloud) จะพร้อมใช้งานสำหรับนักออกแบบทั่วโลก แพลตฟอร์มคลาวด์ SAFE ถูกสร้างขึ้นโดยการมีส่วนร่วมของบริการคลาวด์สาธารณะที่สำคัญ เช่น Amazon Web Services (AWS) และ Microsoft Azure นักพัฒนาระบบการออกแบบจาก Cadence และ Synopsys จัดหาเครื่องมือการออกแบบของตนภายใน SAFE สิ่งนี้สัญญาว่าจะช่วยให้สร้างโซลูชันใหม่สำหรับกระบวนการของ Samsung ได้ง่ายขึ้นและถูกลง
กลับมาที่เทคโนโลยีการผลิต 3 นาโนเมตรของ Samsung อีกครั้ง และเสริมว่าทางบริษัทได้นำเสนอแพ็คเกจการพัฒนาชิปเวอร์ชันแรก - 3nm GAE PDK เวอร์ชัน 0.1 ด้วยความช่วยเหลือนี้ คุณสามารถเริ่มออกแบบโซลูชัน 3 นาโนเมตรได้ตั้งแต่วันนี้ หรืออย่างน้อยก็เตรียมพบกับกระบวนการของ Samsung เมื่อกระบวนการดังกล่าวเริ่มแพร่หลาย
Samsung ประกาศแผนการในอนาคตดังนี้ ในช่วงครึ่งหลังของปีนี้ จะเปิดตัวการผลิตชิปจำนวนมากโดยใช้กระบวนการ 6 นาโนเมตร ในขณะเดียวกัน การพัฒนาเทคโนโลยีการผลิต 4 นาโนเมตรจะเสร็จสมบูรณ์ การพัฒนาผลิตภัณฑ์ Samsung รุ่นแรกที่ใช้กระบวนการ 5 นาโนเมตรจะแล้วเสร็จในฤดูใบไม้ร่วงนี้ โดยจะเปิดตัวการผลิตในช่วงครึ่งแรกของปีหน้า นอกจากนี้ ภายในสิ้นปีนี้ Samsung จะเสร็จสิ้นการพัฒนาเทคโนโลยีกระบวนการ 18FDS (18 นาโนเมตรบนเวเฟอร์ FD-SOI) และชิป eMRAM ขนาด 1 Gbit เทคโนโลยีการประมวลผลตั้งแต่ 7 นาโนเมตรถึง 3 นาโนเมตรจะใช้เครื่องสแกน EUV ที่มีความเข้มเพิ่มขึ้น ทำให้ทุกนาโนเมตรมีความสำคัญ ต่อไประหว่างทางลงทุกย่างก้าวจะต้องต่อสู้
ที่มา: 3dnews.ru