Sa arkitektura ng mga x86 platform, dalawang uso ang lumitaw na umakma sa isa't isa. Ayon sa isang bersyon, kailangan nating lumipat patungo sa pagsasama ng computing at pagkontrol ng mga mapagkukunan sa isang chip. Ang pangalawang diskarte ay nagtataguyod ng pamamahagi ng mga responsibilidad: ang processor ay nilagyan ng high-performance na bus na bumubuo ng peripheral scalable ecosystem. Binubuo nito ang batayan ng Intel C620 system logic topology para sa mga high-level na platform.
Ang pangunahing pagkakaiba mula sa nakaraang Intel C610 chipset ay ang pagpapalawak ng channel ng komunikasyon sa pagitan ng processor at mga peripheral na kasama sa PCH chip sa pamamagitan ng paggamit ng mga link ng PCIe kasama ang tradisyonal na DMI bus.
Tingnan natin ang mga inobasyon ng Intel Lewisburg south bridge: anong evolutionary at revolutionary approach ang nagpalawak ng kapangyarihan nito sa pakikipag-usap sa mga processor?
Mga pagbabago sa ebolusyon sa komunikasyon ng CPU-PCH
Bilang bahagi ng evolutionary approach, ang pangunahing channel ng komunikasyon sa pagitan ng CPU at ng south bridge, na siyang DMI (Direct Media Interface) bus, ay nakatanggap ng suporta para sa PCIe x4 Gen3 mode na may performance na 8.0 GT/S. Dati, sa Intel C610 PCH, ang komunikasyon sa pagitan ng processor at system logic ay isinagawa sa PCIe x4 Gen 2 mode sa 5.0 GT/S bandwidth.
Paghahambing ng system logic functionality ng Intel C610 at C620
Tandaan na ang subsystem na ito ay mas konserbatibo kaysa sa mga built-in na PCIe port ng processor, kadalasang ginagamit para ikonekta ang mga GPU at NVMe drive, kung saan matagal nang ginagamit ang PCIe 3.0 at ang paglipat sa PCI Express Gen4 ay pinlano.
Mga rebolusyonaryong pagbabago sa komunikasyon ng CPU-PCH
Kasama sa mga rebolusyonaryong pagbabago ang pagdaragdag ng mga bagong channel ng komunikasyon ng PCIe CPU-PCH, na tinatawag na Mga Karagdagang Uplink. Sa pisikal, ito ay dalawang PCI Express port na tumatakbo sa PCIe x8 Gen3 at PCIe x16 Gen3 mode, parehong 8.0 GT/S.
Para sa pakikipag-ugnayan sa pagitan ng CPU at Intel C620 PCH, 3 bus ang ginagamit: DMI at dalawang PCI Express port
Bakit kinailangang baguhin ang kasalukuyang topology ng komunikasyon sa Intel C620? Una, hanggang sa 4x 10GbE network controllers na may RDMA functionality ay maaaring isama sa PCH. Pangalawa, ang bago at mas mabilis na henerasyon ng mga coprocessor ng Intel QuickAssist Technology (QAT), na nagbibigay ng suporta sa hardware para sa compression at encryption, ay may pananagutan sa pag-encrypt ng trapiko sa network at pakikipagpalitan sa subsystem ng storage. At sa wakas, ang "engine ng innovation" - , na magiging available lang sa mga OEM.
Scalability at flexibility
Ang isang mahalagang pag-aari ay ang kakayahang opsyonal na piliin hindi lamang ang topology ng koneksyon ng PCH, kundi pati na rin ang mga priyoridad ng mga panloob na mapagkukunan ng chip sa pag-access sa mga high-speed na channel ng komunikasyon sa gitnang processor (mga processor). Bilang karagdagan, sa espesyal na EPO (EndPoint Only Mode), ang koneksyon ng PCH ay isinasagawa sa katayuan ng isang regular na PCI Express device na naglalaman ng 10 GbE na mapagkukunan at Intel QAT. Kasabay nito, ang klasikong DMI interface, pati na rin ang ilang Legacy subsystem, na ipinapakita sa itim sa diagram, ay hindi pinagana.
Panloob na arkitektura ng Intel C620 PCH chip
Sa teorya, ginagawa nitong posible na gumamit ng higit sa isang Intel C620 PCH chip sa isang system, na nagsusukat ng 10 GbE at Intel QAT functionality upang matugunan ang mga kinakailangan sa pagganap. Kasabay nito, ang mga Legacy na function na kailangan lamang sa isang kopya ay maaari lamang paganahin sa isa sa mga naka-install na PCH chips.
Kaya, ang huling say sa disenyo ay pagmamay-ari ng platform developer, na kumikilos batay sa parehong teknolohikal at marketing na mga kadahilanan alinsunod sa pagpoposisyon ng bawat partikular na produkto.
Pinagmulan: www.habr.com