Ang Launch Vehicle Digital Computer (LVDC) ay gumanap ng mahalagang papel sa Apollo lunar program, na nagtutulak sa Saturn 5 rocket. Tulad ng karamihan sa mga computer noon, nag-imbak ito ng data sa maliliit na magnetic core. Sa artikulong ito, pinag-uusapan ng Cloud4Y ang tungkol sa LVDC memory module mula sa deluxe Steve Jurvetson.
Ang memory module na ito ay pinahusay noong kalagitnaan ng 1960s. Binuo ito gamit ang surface-mount component, hybrid modules, at flexible na koneksyon, na ginagawa itong isang order ng magnitude na mas maliit at mas magaan kaysa sa karaniwang memorya ng computer noong panahong iyon. Gayunpaman, pinapayagan ng memory module na mag-imbak lamang ng 4096 na salita ng 26 bits.
Magnetic core memory module. Ang module na ito ay nag-iimbak ng 4K na salita ng 26 na data bit at 2 parity bit. Sa apat na memory module na nagbibigay ng kabuuang kapasidad na 16 na salita, ito ay tumitimbang ng 384 kg at may sukat na 2,3 cm Γ 14 cm Γ 14 cm.
Nagsimula ang paglapag sa buwan noong Mayo 25, 1961, nang ipahayag ni Pangulong Kennedy na maglalagay ang Amerika ng isang tao sa buwan bago matapos ang dekada. Para dito, ginamit ang isang tatlong yugto na Saturn 5 rocket, ang pinakamalakas na rocket na nilikha kailanman. Ang Saturn 5 ay kinokontrol at kinokontrol ng isang computer (dito tungkol sa kanya) ang ikatlong yugto ng isang sasakyang paglulunsad, simula sa pag-alis sa orbit ng Earth, at pagkatapos ay patungo sa Buwan. (Ang Apollo spacecraft ay naghihiwalay mula sa Saturn V rocket sa puntong ito, at ang misyon ng LVDC ay natapos.)
Ang LVDC ay naka-install sa base frame. Ang mga pabilog na konektor ay makikita sa harap ng computer. Gumamit ng 8 electrical connector at dalawang connector para sa liquid cooling
Ang LVDC ay isa lamang sa ilang mga computer na sakay ng Apollo. Ang LVDC ay konektado sa flight control system, isang 45 kg na analog na computer. Ginabayan ng onboard na Apollo Guidance Computer (AGC) ang spacecraft patungo sa lunar surface. Ang command module ay naglalaman ng isang AGC habang ang lunar module ay naglalaman ng pangalawang AGC kasama ang Abort navigation system, isang ekstrang emergency na computer.
Mayroong ilang mga computer sa board ng Apollo.
Mga Unit Logic Device (ULD)
Ang LVDC ay nilikha gamit ang isang kawili-wiling hybrid na teknolohiya na tinatawag na ULD, unit load device. Bagama't mukhang integrated circuit ang mga ito, ang mga module ng ULD ay naglalaman ng ilang bahagi. Gumamit sila ng mga simpleng silicon chips, bawat isa ay may lamang isang transistor o dalawang diode. Ang mga arrays na ito, kasama ang mga naka-print na makapal na film na naka-print na resistors, ay inilagay sa isang ceramic wafer upang ipatupad ang mga circuit tulad ng isang logic gate. Ang mga module na ito ay isang variant ng SLT modules () na idinisenyo para sa mga sikat na IBM S/360 series na computer. Ang IBM ay nagsimulang bumuo ng mga SLT module noong 1961, bago ang integrated circuits ay komersyal na mabubuhay, at noong 1966, ang IBM ay gumagawa ng higit sa 100 milyong SLT module sa isang taon.
Ang mga module ng ULD ay makabuluhang mas maliit kaysa sa mga module ng SLT, tulad ng nakikita sa larawan sa ibaba, na ginagawang mas angkop ang mga ito para sa isang compact space na computer. Gumamit ang mga module ng ULD ng mga ceramic pad sa halip na mga metal na pin sa SLT, at may mga metal na contact sa itaas ibabaw sa halip na mga pin. Ang mga clip sa board ay nakalagay sa ULD module at nakakonekta sa mga pin na ito.
Bakit ginamit ng IBM ang mga module ng SLT sa halip na mga integrated circuit? Ang pangunahing dahilan ay ang mga integrated circuit ay nasa kanilang pagkabata pa, na naimbento noong 1959. Noong 1963, ang mga module ng SLT ay may mga kalamangan sa gastos at pagganap kaysa sa mga integrated circuit. Gayunpaman, ang mga module ng SLT ay madalas na tiningnan bilang mas mababa kaysa sa mga integrated circuit. Ang isa sa mga pakinabang ng mga module ng SLT sa mga integrated circuit ay ang mga resistor sa SLT ay mas tumpak kaysa sa mga nasa integrated circuit. Sa panahon ng paggawa, ang makapal na film resistors sa SLT modules ay maingat na na-sandblasted upang alisin ang resistive film hanggang sa makamit nila ang ninanais na pagtutol. Ang mga module ng SLT ay mas mura rin kaysa sa maihahambing na mga integrated circuit noong 1960s.
Ang LVDC at mga kaugnay na kagamitan ay gumamit ng higit sa 50 iba't ibang uri ng mga ULD.
Ang mga module ng SLT (kaliwa) ay mas malaki kaysa sa mga module ng ULD (kanan). Ang laki ng ULD ay 7,6mmΓ8mm
Ang larawan sa ibaba ay nagpapakita ng mga panloob na bahagi ng ULD module. Sa kaliwang bahagi ng ceramic plate ay may mga conductor na konektado sa apat na maliliit na square silicon crystals. Mukhang isang circuit board, ngunit tandaan na ito ay mas maliit kaysa sa isang kuko. Ang mga itim na parihaba sa kanan ay makapal na film resistors na naka-print sa ilalim ng plato.
ULD, itaas at ibabang view. Ang mga silikon na kristal at resistors ay nakikita. Habang ang mga module ng SLT ay may mga resistors sa tuktok na ibabaw, ang mga module ng ULD ay may mga resistors sa ibaba, na nagpapataas ng density pati na rin ang gastos.
Ang larawan sa ibaba ay nagpapakita ng isang silicon die mula sa ULD module, na nagpatupad ng dalawang diode. Ang mga sukat ay hindi karaniwang maliit, para sa paghahambing, mayroong mga kristal ng asukal sa malapit. Ang kristal ay may tatlong panlabas na koneksyon sa pamamagitan ng mga bolang tanso na ibinebenta sa tatlong bilog. Ang ibabang dalawang bilog (ang mga anod ng dalawang diode) ay doped (mas madidilim na mga lugar), habang ang kanang itaas na bilog ay ang katod na konektado sa base.
Larawan ng isang two-diode silicon crystal sa tabi ng mga sugar crystal
Paano gumagana ang magnetic core memory
Ang magnetic core memory ay ang pangunahing anyo ng pag-iimbak ng data sa mga computer mula noong 1950s hanggang sa mapalitan ito ng mga solid state storage device noong 1970s. Ang memorya ay nilikha mula sa maliliit na ferrite ring na tinatawag na mga core. Ang mga ferrite ring ay inilagay sa isang hugis-parihaba na matrix at dalawa hanggang apat na wire ang dumaan sa bawat singsing upang magbasa at magsulat ng impormasyon. Ang mga singsing ay nagpapahintulot sa isang piraso ng impormasyon na maimbak. Ang core ay na-magnetize gamit ang isang kasalukuyang pulso sa pamamagitan ng mga wire na dumadaan sa ferrite ring. Ang direksyon ng magnetization ng isang core ay maaaring mabago sa pamamagitan ng pagpapadala ng pulso sa kabaligtaran na direksyon.
Upang basahin ang halaga ng core, ang kasalukuyang pulso ay naglalagay ng singsing sa estado 0. Kung ang core ay dati nang nasa estado 1, ang pagbabago ng magnetic field ay lumikha ng boltahe sa isa sa mga wire na tumatakbo sa mga core. Ngunit kung ang core ay nasa estado na 0, ang magnetic field ay hindi magbabago at ang sense wire ay hindi tataas sa boltahe. Kaya ang halaga ng bit sa core ay nabasa sa pamamagitan ng pag-reset nito sa zero at pagsuri sa boltahe sa read wire. Ang isang mahalagang katangian ng memorya sa mga magnetic core ay ang proseso ng pagbabasa ng isang ferrite ring ay sumisira sa halaga nito, kaya ang core ay kailangang "muling isulat".
Hindi maginhawang gumamit ng hiwalay na wire upang baguhin ang magnetization ng bawat core, ngunit noong 1950s, isang ferrite memory ang binuo na nagtrabaho sa prinsipyo ng coincidence of currents. Ang four-wire circuitβX, Y, Sense, Inhibitβay naging pangkaraniwan. Sinamantala ng teknolohiya ang isang espesyal na pag-aari ng mga core na tinatawag na hysteresis: ang isang maliit na kasalukuyang ay hindi nakakaapekto sa ferrite memory, ngunit ang isang kasalukuyang sa itaas ng isang threshold ay mag-magnetize sa core. Kapag na-energize sa kalahati ng kinakailangang kasalukuyang sa isang linya ng X at isang linya ng Y, tanging ang core kung saan tumawid ang parehong mga linya ay nakatanggap ng sapat na kasalukuyang upang muling mag-magnetize, habang ang iba pang mga core ay nanatiling buo.
Ganito ang hitsura ng memorya ng IBM 360 Model 50. Ang LVDC at Model 50 ay gumamit ng parehong uri ng core, na kilala bilang 19-32 dahil ang kanilang panloob na diameter ay 19 mils (0.4826 mm) at ang kanilang panlabas na diameter ay 32 mils (0,8 mm). ). Makikita mo sa larawang ito na mayroong tatlong wire na tumatakbo sa bawat core, ngunit gumamit ang LVDC ng apat na wire.
Ang larawan sa ibaba ay nagpapakita ng isang hugis-parihaba na LVDC memory array. 8 Ang matrix na ito ay may 128 X-wire na tumatakbo nang patayo at 64 Y-wire na tumatakbo nang pahalang, na may core sa bawat intersection. Ang isang solong read wire ay tumatakbo sa lahat ng mga core na kahanay sa Y-wires. Ang write wire at ang inhibit na wire ay tumatakbo sa lahat ng mga core na kahanay sa mga X wire. Ang mga wire ay tumatawid sa gitna ng matrix; binabawasan nito ang sapilitan na ingay dahil ang ingay mula sa isang kalahati ay nakakakansela ng ingay mula sa kabilang kalahati.
Isang LVDC ferrite memory matrix na naglalaman ng 8192 bits. Ang koneksyon sa iba pang mga matrice ay isinasagawa sa pamamagitan ng mga pin sa labas
Ang matrix sa itaas ay mayroong 8192 elemento, bawat isa ay nag-iimbak ng isang bit. Upang i-save ang isang memory word, maraming pangunahing matrice ang idinagdag nang magkasama, isa para sa bawat bit sa salita. Wire X at Y snaked sa lahat ng mga pangunahing matrices. Ang bawat matrix ay may hiwalay na read line at isang hiwalay na write inhibit line. Gumamit ang memorya ng LVDC ng stack ng 14 na base matrice (sa ibaba) na nag-iimbak ng 13-bit na "pantig" kasama ng parity bit.
Ang LVDC stack ay binubuo ng 14 na pangunahing matrice
Ang pagsulat sa magnetic core memory ay nangangailangan ng karagdagang mga wire, ang tinatawag na inhibition lines. Ang bawat matrix ay may isang inhibition line na tumatakbo sa lahat ng mga core sa loob nito. Sa panahon ng proseso ng pagsusulat, ang kasalukuyang ay dumadaan sa mga linya ng X at Y, na nagre-magnetize ng mga napiling singsing (isa sa bawat eroplano) upang maging 1, na pinapanatili ang lahat ng 1 sa salita. Upang magsulat ng 0 sa bit na posisyon, ang linya ay pinalakas sa kalahati ng kasalukuyang kabaligtaran sa linya ng X. Bilang resulta, ang mga core ay nanatili sa 0. Kaya, ang inhibit na linya ay hindi pinapayagan ang core na i-flip sa 1. Anumang ninanais salita ay maaaring isulat sa memorya sa pamamagitan ng pag-activate ng kaukulang mga linya ng pagbawalan.
LVDC memory module
Paano pisikal na itinayo ang isang LVDC memory module? Sa gitna ng memory module ay isang stack ng 14 ferromagnetic memory array na ipinakita kanina. Napapaligiran ito ng ilang mga board na may circuitry upang himukin ang X at Y na mga wire at ang mga inhibit na linya, bit read lines, error detection, at pagbuo ng mga kinakailangang signal ng orasan.
Sa pangkalahatan, ang karamihan sa mga circuitry na nauugnay sa memorya ay nasa LVDC computer logic, hindi sa memory module mismo. Sa partikular, ang computer logic ay naglalaman ng mga rehistro para sa pag-iimbak ng mga address at mga salita ng data at pag-convert sa pagitan ng serial at parallel. Naglalaman din ito ng circuitry para sa pagbabasa mula sa mga read bit lines, error checking, at clocking.
Ang module ng memorya ay nagpapakita ng mga pangunahing bahagi. Ang MIB (Multilayer Interconnection Board) ay isang 12-layer na naka-print na circuit board
Y memory driver board
Ang isang salita sa pangunahing memorya ay pinili sa pamamagitan ng pagpasa sa kani-kanilang mga linya ng X at Y sa pangunahing board stack. Magsimula tayo sa pamamagitan ng paglalarawan sa Y-driver circuit at kung paano ito bumubuo ng signal sa pamamagitan ng isa sa 64 Y-lines. Sa halip na 64 na magkakahiwalay na circuit ng driver, binabawasan ng module ang bilang ng mga circuit sa pamamagitan ng paggamit ng 8 "high" driver at 8 "low" na driver. Ang mga ito ay naka-wire sa isang "matrix" na pagsasaayos, kaya ang bawat kumbinasyon ng mataas at mababang mga driver ay pumipili ng iba't ibang mga hilera. Kaya, 8 "mataas" at 8 "mababa" na driver ang pumili ng isa sa 64 (8 Γ 8) Y-lines.
Ang Y driver board (harap) ay nagtutulak sa Y piliin ang mga linya sa stack ng mga board
Sa larawan sa ibaba makikita mo ang ilan sa mga module ng ULD (puti) at ang pares ng mga transistor (ginto) na nagtutulak sa mga piling linya ng Y. Ang module na "EI" ay ang puso ng driver: nagbibigay ito ng patuloy na pulso ng boltahe (E ) o pumasa sa isang palaging kasalukuyang pulso (I) sa pamamagitan ng linya ng pagpili. Ang piling linya ay kinokontrol sa pamamagitan ng pag-activate ng EI module sa boltahe mode sa isang dulo ng linya at ang EI module sa kasalukuyang mode sa kabilang dulo. Ang resulta ay isang pulso na may tamang boltahe at kasalukuyang, sapat na upang i-remagnetize ang core. Kailangan ng maraming momentum upang ibalik ito; ang boltahe ng pulso ay naayos sa 17 volts, at ang kasalukuyang saklaw mula 180 mA hanggang 260 mA depende sa temperatura.
Macro na larawan ng Y driver board na nagpapakita ng anim na ULD module at anim na pares ng transistor. Ang bawat ULD module ay may label na may IBM part number, uri ng module (halimbawa, "EI"), at isang code na hindi alam ang kahulugan
Nilagyan din ang board ng mga error monitor (ED) modules na nakakakita kapag higit sa isang Y select line ang sabay na na-activate. Gumagamit ang ED module ng simpleng semi-analogue solution: ito ay nagsusuma ng input voltages gamit ang isang network ng mga resistors. Kung ang nagresultang boltahe ay nasa itaas ng threshold, ang susi ay na-trigger.
Sa ilalim ng driver board ay isang diode array na naglalaman ng 256 diodes at 64 resistors. Kino-convert ng matrix na ito ang 8 itaas at 8 ibabang pares ng mga signal mula sa driver board sa 64 Y-line na koneksyon na tumatakbo sa pangunahing stack ng mga board. Ang mga flexible na cable sa itaas at ibaba ng board ay ikinonekta ang board sa diode array. Dalawang flex cable sa kaliwa (hindi nakikita sa larawan) at dalawang busbar sa kanan (isang nakikita) ikonekta ang diode matrix sa array ng mga core. Ang flex cable na nakikita sa kaliwa ay nagkokonekta sa Y-board sa natitirang bahagi ng computer sa pamamagitan ng I/O board, habang ang maliit na flex cable sa kanang ibaba ay kumokonekta sa clock generator board.
X Memory Driver Board
Ang layout para sa pagmamaneho ng mga X na linya ay katulad ng para sa Y, maliban na may 128 X na linya at 64 na linya ng Y. Dahil doble ang dami ng X wire, ang module ay may pangalawang X driver board sa ilalim nito. Kahit na ang X at Y board ay may parehong mga bahagi, ang mga kable ay naiiba.
Kinokontrol ng board na ito at ng nasa ibaba nito ang X na piniling mga row sa isang stack ng mga core board
Ang larawan sa ibaba ay nagpapakita na ang ilang bahagi ay nasira sa board. Ang isa sa mga transistor ay displaced, ang ULD module ay nasira sa kalahati, at ang isa ay nasira off. Ang mga kable ay makikita sa sirang module, kasama ang isa sa maliliit na silikon na kristal (kanan). Sa larawang ito, makikita mo rin ang mga bakas ng patayo at pahalang na conductive track sa isang 12-layer na naka-print na circuit board.
Close-up ng nasirang seksyon ng board
Sa ibaba ng X driver boards ay isang X diode matrix na naglalaman ng 288 diodes at 128 resistors. Ang X-diode array ay gumagamit ng ibang topology kaysa sa Y-diode board upang maiwasan ang pagdodoble ng bilang ng mga bahagi. Tulad ng Y-diode board, ang board na ito ay naglalaman ng mga bahagi na naka-mount patayo sa pagitan ng dalawang naka-print na circuit board. Ang pamamaraang ito ay tinatawag na "cordwood" at pinapayagan ang mga bahagi na mahigpit na nakaimpake.
Isang macro na larawan ng isang X diode array na nagpapakita ng patayong naka-mount na cordwood diode sa pagitan ng 2 naka-print na circuit board. Ang dalawang X driver board ay nakaupo sa itaas ng diode board, na pinaghihiwalay mula sa kanila ng polyurethane foam. Pakitandaan na ang mga naka-print na circuit board ay napakalapit sa isa't isa.
Mga Amplifier ng Memory
Ipinapakita ng larawan sa ibaba ang readout amplifier board. May 7 channel para sa pagbabasa ng 7 bits mula sa memory stack; ang magkaparehong board sa ibaba ay humahawak ng 7 pang bits para sa kabuuang 14 bits. Ang layunin ng sense amplifier ay i-detect ang maliit na signal (20 millivolts) na nabuo ng remagnetizable core at gawing 1-bit na output. Ang bawat channel ay binubuo ng isang differential amplifier at buffer, na sinusundan ng isang differential transformer at output clamp. Sa kaliwa, isang 28-wire flex cable ang kumokonekta sa memory stack, na humahantong sa dalawang dulo ng bawat sense wire sa isang amplifier circuit, simula sa MSA-1 (Memory Sense Amplifier) ββββmodule. Ang mga indibidwal na bahagi ay resistors (brown cylinders), capacitors (pula), transformers (itim), at transistors (gold). Ang mga bits ng data ay lumalabas sa mga sense amplifier board sa pamamagitan ng flexible cable sa kanan.
Readout amplifier board sa tuktok ng memory module. Pinapalakas ng board na ito ang mga signal mula sa mga sense wire upang lumikha ng mga output bit
Isulat ang Inhibit Line Driver
Ang mga inhibit na driver ay ginagamit upang magsulat sa memorya at matatagpuan sa ilalim ng pangunahing module. Mayroong 14 inhibit na linya, isa para sa bawat matrix sa stack. Upang magsulat ng 0 bit, ang kaukulang lock driver ay isinaaktibo at ang kasalukuyang sa pamamagitan ng inhibit line ay pumipigil sa core mula sa paglipat sa 1. Ang bawat linya ay hinihimok ng isang ID-1 at ID-2 module (write inhibit line driver) at isang pares ng mga transistor. Ang precision 20,8 ohm resistors sa itaas at ibaba ng board ay kumokontrol sa kasalukuyang nakaharang. Ang 14-wire flex cable sa kanan ay nagkokonekta sa mga driver sa 14 inhibit wire sa stack ng mga core board.
Inhibition board sa ibaba ng memory module. Ang board na ito ay bumubuo ng 14 inhibit signal na ginagamit sa pagre-record
Memorya ng driver ng orasan
Ang clock driver ay isang pares ng mga board na bumubuo ng mga signal ng orasan para sa memory module. Sa sandaling magsimula ang computer ng isang memory operation, ang iba't ibang mga signal ng orasan na ginagamit ng memory module ay nabuo ng asynchronous ng clock driver ng module. Ang clock drive boards ay matatagpuan sa ibaba ng module, sa pagitan ng stack at inhibit board, kaya mahirap makita ang mga board.
Ang mga board ng driver ng orasan ay nasa ibaba ng pangunahing memory stack ngunit nasa itaas ng lock board
Ang mga bahagi ng asul na board sa larawan sa itaas ay mga multi-turn potentiometer, marahil para sa pagsasaayos ng timing o boltahe. Ang mga resistor at capacitor ay makikita rin sa mga board. Ang diagram ay nagpapakita ng ilang MCD (Memory Clock Driver) module, ngunit walang module na makikita sa mga board. Mahirap sabihin kung ito ay dahil sa limitadong visibility, pagbabago ng circuit, o pagkakaroon ng isa pang board na may mga module na ito.
Panel ng memory I/O
Ang huling memory module board ay ang I/O board, na namamahagi ng mga signal sa pagitan ng mga memory module board at ang natitirang bahagi ng LVDC computer. Ang berdeng 98-pin connector sa ibaba ay kumokonekta sa LVDC memory chassis, na nagbibigay ng mga signal at kapangyarihan mula sa computer. Karamihan sa mga plastic connector ay sira, kaya naman nakikita ang mga contact. Ang distribution board ay konektado sa connector na ito sa pamamagitan ng dalawang 49-pin flexible cable sa ibaba (ang front cable lang ang nakikita). Ang iba pang mga flex cable ay namamahagi ng mga signal sa X Driver Board (kaliwa), Y Driver Board (kanan), Sense Amplifier Board (itaas), at Inhibit Board (ibaba). Ang 20 capacitor sa board ay nagsasala ng power na ibinibigay sa memory module.
Ang I/O board sa pagitan ng memory module at ang natitirang bahagi ng computer. Ang berdeng connector sa ibaba ay kumokonekta sa computer at ang mga signal na ito ay dinadala sa pamamagitan ng mga flat cable patungo sa ibang bahagi ng memory module.
Pagbubuhos
Ang pangunahing LVDC memory module ay nagbigay ng compact, maaasahang imbakan. Hanggang 8 memory module ang maaaring ilagay sa ibabang kalahati ng computer. Pinahintulutan nito ang computer na mag-imbak ng 32 26-bit na salita o 16 kilowords sa sobrang maaasahang "duplex" na mode.
Ang isang kawili-wiling tampok ng LVDC ay ang mga module ng memorya ay maaaring i-mirror para sa pagiging maaasahan. Sa "duplex" mode, ang bawat salita ay naka-imbak sa dalawang memory module. Kung may naganap na error sa isang module, ang tamang salita ay maaaring makuha mula sa isa pang module. Habang nagbibigay ito ng pagiging maaasahan, pinutol nito ang memory footprint sa kalahati. Bilang kahalili, ang mga memory module ay maaaring gamitin sa "simplex" mode, na ang bawat salita ay nakaimbak nang isang beses.
Ang LVDC ay tumanggap ng hanggang walong CPU memory module
Ang magnetic core memory module ay nagbibigay ng visual na representasyon ng oras kung kailan ang 8 KB storage ay nangangailangan ng 5-pound (2,3 kg) module. Gayunpaman, ang memorya na ito ay napaka perpekto para sa oras nito. Ang mga naturang device ay nahulog sa hindi paggamit noong 1970s sa pagdating ng mga semiconductor DRAM.
Ang mga nilalaman ng RAM ay pinapanatili kapag ang kapangyarihan ay naka-off, kaya malamang na ang module ay nag-iimbak pa rin ng software mula sa huling beses na ginamit ang computer. Oo, oo, doon ka makakahanap ng isang bagay na kawili-wili kahit na mga dekada mamaya. Magiging kagiliw-giliw na subukang bawiin ang data na ito, ngunit ang nasira na circuitry ay lumilikha ng isang problema, kaya ang mga nilalaman ay malamang na hindi na makuha mula sa memory module para sa isa pang dekada.
Ano pa ang mababasa mo sa blog?
β
β
β
β
β
Mag-subscribe sa aming -channel, para hindi makaligtaan ang susunod na artikulo! Nagsusulat kami ng hindi hihigit sa dalawang beses sa isang linggo at sa negosyo lamang. Ipinapaalala rin namin sa iyo na makakapagbigay ang Cloud4Y ng secure at maaasahang malayuang pag-access sa mga application ng negosyo at impormasyong kinakailangan para sa pagpapatuloy ng negosyo. Ang malayong trabaho ay isang karagdagang hadlang sa pagkalat ng coronavirus. Ang mga detalye ay mula sa aming mga tagapamahala.
Pinagmulan: www.habr.com