Ang proyekto ng Libre-SOC, na bumubuo ng isang bukas na chip na may hybrid na arkitektura sa istilong CDC 6600, kung saan, upang mabawasan ang laki at pagiging kumplikado ng chip, ang mga tagubilin ng CPU, VPU at GPU ay hindi pinaghihiwalay at inaalok sa isang ISA , ay umabot na sa yugto ng paglilipat ng unang sample ng pagsubok sa produksyon. Ang proyekto ay orihinal na binuo sa ilalim ng pangalang Libre RISC-V, ngunit pinalitan ng pangalan na Libre-SOC pagkatapos ng desisyon na palitan ang RISC-V ng OpenPOWER 3.0 instruction set architecture (ISA).
Ang proyekto ay naglalayong lumikha ng isang kumpleto, ganap na bukas at walang royalty na sistema sa isang chip (SoC) na maaaring magamit sa mga single-board na computer, netbook at iba't ibang portable na aparato. Bilang karagdagan sa mga tagubiling tukoy sa CPU at mga pangkalahatang layuning rehistro, ang Libre-SOC ay nagbibigay ng mga kakayahan upang magsagawa ng mga operasyon ng vector at mga espesyal na kalkulasyon na tipikal ng mga VPU at GPU sa isang bloke ng functional na processor. Ang chip ay gumagamit ng OpenPOWER instruction set architecture, ang Simple-V extension na may mga tagubilin para sa vectorization at parallel processing ng data, pati na rin ang mga espesyal na tagubilin para sa ARGB conversion at karaniwang 3D operations.
Nakatuon ang mga tagubilin ng GPU sa paggamit sa Vulkan graphics API, at VPU sa pagpapabilis ng conversion at pag-decode ng YUV-RGB ng MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, ββββAV1, MP3 , AC3, mga format ng Vorbis at Opus. Ang isang libreng driver ay binuo para sa Mesa na gumagamit ng mga kakayahan ng Libre-SOC upang magbigay ng hardware-accelerated software na pagpapatupad ng Vulkan graphics API. Halimbawa, ang mga Vulkan shader ay maaaring isalin gamit ang isang JIT engine upang maipatupad gamit ang mga espesyal na tagubilin na magagamit sa Libre-SOC.
Sa susunod na prototype ng pagsubok, plano nilang ipatupad ang extension ng SVP64 (Variable-length Vectorisation), na nagpapahintulot sa Libre-SOC na magamit bilang isang vector processor (bilang karagdagan sa 32 64-bit na pangkalahatang layunin na rehistro, 128 na rehistro ang ibibigay. para sa mga kalkulasyon ng vector). Ang unang prototype ay kinabibilangan lamang ng isang core na tumatakbo sa 300 MHz, ngunit sa loob ng dalawang taon ito ay binalak na maglabas ng isang 4-core na bersyon, pagkatapos ay isang 8-core na bersyon, at sa pangmatagalang isang 64-core na bersyon.
Ang unang batch ng chip ay gagawin ng TSMC gamit ang 180nm process technology. Ang lahat ng mga pagpapaunlad ng proyekto ay ipinamamahagi sa ilalim ng mga libreng lisensya, kabilang ang mga file sa format na GDS-II na may paglalarawan ng kumpletong topology ng chip, na sapat upang simulan ang iyong sariling produksyon. Ang Libre-SOC ang magiging unang ganap na independiyenteng chip batay sa arkitektura ng Power na hindi ginawa ng IBM. Ginamit ng development ang nMigen hardware description language (HDL batay sa Python, nang hindi gumagamit ng VHDL at Verilog), ang FlexLib standard cell library mula sa Chips4Makers project, at ang libreng Coriolis2 VLSI toolkit para sa pag-convert mula sa HDL sa GDS-II.
Ang pagbuo ng Libre-SOC ay pinondohan ng NLnet Foundation, na naglaan ng 400 libong euros upang lumikha ng isang ganap na bukas na chip bilang bahagi ng isang programa upang lumikha ng mapapatunayan at mapagkakatiwalaang mga pangunahing teknikal na solusyon. Ang chip ay may sukat na 5.5x5.9 mm at may kasamang 130 libong logic gate. Binubuo ito ng apat na 4KB SRAM module at isang 300 MHz phase-locked loop (PLL) unit.
Pinagmulan: opennet.ru