Ang organisasyong PCI-SIG na responsable para sa pagbuo ng mga detalye ng PCI Express ay inihayag ang pag-ampon ng mga pagtutukoy sa huling bersyon ng bersyon 5.0. Ang pag-unlad ng PCIe 5.0 ay isang talaan para sa industriya. Ang mga pagtutukoy ay binuo at naaprubahan sa loob lamang ng 18 buwan. Inilabas ang Mga Detalye ng PCIe 4.0
Ang mga detalye ng bersyon ng PCIe 4.0 ay inabot ng 7 taon upang mabuo at mapagtibay. Sa oras na sila ay naaprubahan, hindi na sila nakatagpo ng mga bagong hamon: machine learning, AI at iba pang bandwidth-intensive na workload sa panahon ng pagpapalitan ng data sa pagitan ng processor, storage subsystem at accelerators, kabilang ang mga video card. Ang makabuluhang PCI Express bus acceleration ay kinakailangan upang kasiya-siyang suportahan ang mga bagong workload. Sa bersyon 5.0, ang bilis ng palitan ay nadoble muli kumpara sa nakaraang pamantayan: mula 16 gigatransactions bawat segundo hanggang 32 gigatransactions bawat segundo (sa mga tuntunin ng 8 linya).
Ang bilis ng paglipat sa bawat linya ay halos 4 GB/s na ngayon. Para sa klasikong configuration ng 16 na linya, na pinagtibay para sa mga interface ng video card, ang bilis ay nagsimulang umabot sa 64 GB/s. Dahil ang PCI Express ay gumagana sa full duplex mode, na nagbibigay-daan sa sabay-sabay na paglipat ng data sa parehong direksyon, ang buong bandwidth ng PCIe x16 bus ay aabot sa 128 GB/s.
Ang mga detalye ng PCIe 5.0 ay nagbibigay ng pabalik na pagiging tugma sa mga device ng mga nakaraang henerasyon, hanggang sa bersyon 1.0. Sa kabila nito, napabuti ang mounting connector, bagama't hindi ito nawalan ng backward compatibility. Ang mekanikal na lakas ng connector ay napabuti, pati na rin ang ilang pagbabago sa istraktura ng signal ng interface upang matiyak ang integridad ng signal (pagbabawas ng epekto ng crosstalk).
Ang mga device na may PCIe 5.0 bus ay hindi lalabas sa merkado ngayon o biglaan. Sa mga processor ng Intel server,
Pinagmulan: 3dnews.ru