Ang Rostec State Corporation at ang kumpanya ng teknolohiyang Yadro (ICS Holding) ay naglalayon na bumuo at magsimula ng produksyon ng isang bagong processor para sa mga laptop, PC at server, batay sa arkitektura ng RISC-V, sa 2025. Ito ay pinlano na magbigay ng kasangkapan sa mga lugar ng trabaho sa mga dibisyon at institusyon ng Rostec ng Ministri ng Edukasyon at Agham, ang Ministri ng Edukasyon at ang Ministri ng Kalusugan ng Russian Federation na may mga computer batay sa bagong processor. 27,8 bilyong rubles ang mamumuhunan sa proyekto (kabilang ang 9,8 bilyon mula sa pederal na badyet), na higit pa sa kabuuang pamumuhunan sa paggawa ng mga processor ng Elbrus at Baikal. Alinsunod sa plano ng negosyo, sa 2025 plano nilang magbenta ng 60 libong mga sistema batay sa mga bagong processor at kumita ng 7 bilyong rubles para dito.
Mula noong 2019, si Yadro, isang server at storage company, ay nagmamay-ari ng Syntacore, na isa sa mga pinakalumang developer ng specialized open at commercial RISC-V IP cores (IP Core), at isa rin sa mga founder ng non-profit na organisasyon. RISC-V International , na nangangasiwa sa pagbuo ng RISC-V instruction set architecture. Kaya, mayroong higit sa sapat na mga mapagkukunan, karanasan at kakayahan upang lumikha ng isang bagong RISC-V chip.
Iniulat na ang chip na binuo ay magsasama ng isang 8-core processor na tumatakbo sa 2 GHz. Para sa produksyon, pinlano itong gamitin ang 12nm teknikal na proseso (para sa paghahambing, sa 2023 Intel ay nagplano na gumawa ng isang chip batay sa SiFive P550 RISC-V core gamit ang 7 nm na teknolohiya, at sa 2022 sa China ito ay inaasahang makagawa ng XiangShan chip , gumagana din sa dalas na 2 GHz, gamit ang teknikal na proseso 14 nm).
Kasalukuyang nag-aalok ang Syntacore para sa paglilisensya ng RISC-V SCR7 core, na angkop para sa paggamit sa mga consumer computer at pagsuporta sa paggamit ng mga Linux-based na system. Ipinapatupad ng SCR7 ang arkitektura ng set ng pagtuturo ng RISC-V RV64GC at may kasamang virtual memory controller na may suporta sa memory page, MMU, L1/L2 cache, floating point unit, tatlong antas ng pribilehiyo, AXI4- at ACE-compatible na interface, at suporta sa SMP (hanggang sa 8 nuclei).
Tulad ng para sa software, ang suporta ng RISC-V ay matagumpay na binuo sa Debian GNU/Linux. Bilang karagdagan, sa katapusan ng Hunyo, inihayag ng Canonical ang pagbuo ng mga nakahandang build ng Ubuntu 20.04 LTS at 21.04 para sa RISC-V boards na SiFive HiFive Unmatched at SiFive HiFive Unleashed. Ang RISC-V ay na-port din kamakailan sa Android platform. Kapansin-pansin na si Yadro ay miyembro ng Silver ng Linux Foundation mula noong 2017, at miyembro din ng OpenPOWER Foundation consortium, na nagpo-promote ng OpenPOWER instruction set architecture (ISA).
Alalahanin na ang RISC-V ay nagbibigay ng isang bukas at nababaluktot na sistema ng pagtuturo ng makina na nagpapahintulot sa mga microprocessor na mabuo para sa mga di-makatwirang aplikasyon nang hindi nangangailangan ng mga royalty o nagpapataw ng mga kundisyon sa paggamit. Binibigyang-daan ka ng RISC-V na lumikha ng ganap na bukas na mga SoC at processor. Sa kasalukuyan, batay sa detalye ng RISC-V, ang iba't ibang kumpanya at komunidad sa ilalim ng iba't ibang mga libreng lisensya (BSD, MIT, Apache 2.0) ay gumagawa ng ilang dosenang variant ng mga microprocessor core, SoC at nakagawa na ng mga chips. Kasama sa mga operating system na may mataas na kalidad na suporta para sa RISC-V ang GNU/Linux (mula noong inilabas ang Glibc 2.27, binutils 2.30, gcc 7 at ang Linux kernel 4.15) at FreeBSD.
Pinagmulan: opennet.ru