Google у співпраці з виробничими компаніями SkyWater Technology і Efabless запустив ініціативу, що дозволяє розробникам відкритого апаратного забезпечення безкоштовно виготовити чіпи, що розвиваються. Ініціатива націлена на стимулювання розвитку відкритого апаратного забезпечення, скорочення витрат при розробці відкритих проектів та спрощення взаємодії із заводами, які здійснюють виробництво. Завдяки ініціативі будь-хто може почати розробляти власні спеціалізовані чіпи, не побоюючись великих витрат виробництва початкових прототипів. Усі витрати на виробництво, упаковку та доставку бере на себе Google.
Заявки на включення до програми безкоштовного виробництва можна надсилати раз на два місяці. Найближчий слот буде закрито 8 червня, а чіпи, що встигли потрапити до нього, будуть готові 30 серпня і відправлені авторам 18 жовтня. З поданих заявок відбирається 40 проектів (якщо поданих заявок виявиться менше 40 — всі перевірку на коректність будуть запущені у виробництво). За результатами виробництва розробник отримає 50 чіпів та 5 плат із встановленими чіпами.
Заявки приймаються тільки від проектів, що повністю розповсюджуються під відкритими ліцензіями, не обтяжених угодами про нерозголошення (NDA) і не обмежують сферу використання своїх продуктів. Дані для виробництва повинні передаватися у форматі GDSII, проходити тестовий набір і відтворюватися з вихідних проектних файлів (тобто заявити відкритий проект, а передати для виробництва макет пропрієтарного не вийде).
Для спрощення розробки відкритих чіпів пропонуються такі відкриті інструменти:
- SkyWater PDK (Process Design Kit), інструментарій, що описує техпроцес 130nm (SKY130), що використовується на заводі SkyWater, і дозволяє підготувати необхідні для виробництва мікросхем проектні файли.
- OpenLane - набір компонентів для автоматизованого перетворення RTL-схемотехніки спеціалізованих чіпів (ASIC) у формат GDSII, що використовується на фабриках для виготовлення мікросхем.
- XLS (Accelerated HW Synthesis) — інструментарій для синтезу проектних файлів з апаратною начинкою чипів, що відповідають наданому високорівневому опису необхідної функціональності, оформленому в стилі розробки програмного забезпечення.
- Набір правил для складальної системи Bazel із підтримкою відкритих інструментів (Yosys, Verilator, OpenROAD) для роботи з мовами опису обладнання (Verilog, VHDL, Chisel, nMigen).
- OpenROAD - фреймворк для автоматизації процесу розробки відкритих мікросхем.
- Verible – набір інструментів для розробки мовою Verilog, включаючи парсер, систему форматування стилю та linter.
Джерело: opennet.ru