Проект Libre-SOC, що розвиває відкритий чіп з реалізацією гібридної архітектури в стилі CDC 6600, в якій для зменшення розміру та складності чіпа інструкції CPU, VPU та GPU не розділені та запропоновані в одному ISA, досягла стадії передачі у виробництво першого тестового зразка. Спочатку проект розвивався під ім'ям Libre RISC-V, але був перейменований на Libre-SOC після рішення замінити RISC-V на використання архітектури набору команд (ISA) OpenPOWER 3.0.
Проект націлений на створення повноцінної, повністю відкритої системи ліцензії, що не вимагає ліцензійних відрахувань на чіпі (SoC), яку можна буде використовувати в одноплатних комп'ютерах, нетбуках і різних портативних пристроях. Крім властивих CPU інструкцій та регістрів загального призначення, Libre-SOC надає в одному функціональному блоці процесора можливості для виконання векторних операцій та спеціалізованих обчислень, властивих VPU та GPU. Чіп використовує архітектуру набору команд OpenPOWER, розширення Simple-V c інструкціями для векторизації та паралельної обробки даних, а також спеціалізовані інструкції для перетворення в ARGB та виконання типових 3D-операцій.
Інструкції GPU зосереджені на використання з графічним API Vulkan, а VPU на прискорення перетворення YUV-RGB та декодування форматів MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis та Opus. Для Mesa розвивається вільний драйвер, який використовує можливості Libre-SOC для надання апаратно-прискореної програмної реалізації графічного API Vulkan. Наприклад, шейдери Vulkan можуть бути трансльовані за допомогою JIT-движка для виконання з використанням доступних у Libre-SOC спеціалізованих інструкцій.
У наступному тестовому прототипі планують реалізувати розширення SVP64 (Variable-length Vectorisation), що дозволяють використовувати Libre-SOC як векторний процесор (крім 32 64-розрядних регістрів загального призначення буде надано 128 регістрів для векторних обчислень). Перший прототип включає тільки одне ядро, що працює на частоті 300 МГц, але протягом двох років планується випустити 4-ядерну версію, потім 8-ядерну, а в довгостроковій перспективі і 64-ядерну.
Першу партію чіпа буде вироблено в компанії TSMC з використанням техпроцесу 180nm. Усі напрацювання проекту поширюються під вільними ліцензіями, зокрема доступні файли у форматі GDS-II з описом повної топології чіпа, достатньої початку власного виробництва. Libre-SOC стане першим повністю незалежним чіпом на базі архітектури Power, виготовленим не компанією IBM. При розробці використовувалася мова опису апаратури nMigen (HDL на базі Python, без використання VHDL та Verilog), бібліотеки стандартних осередків FlexLib від проекту Chips4Makers та вільний VLSI-інструментар Coriolis2 для перетворення з HDL в GDS-II.
Розробка Libre-SOC була профінансована фондом NLnet Foundation, який виділив 400 тисяч євро на створення повністю відкритого чіпа в рамках програми зі створення верифікованих і заслуговують на довіру фундаментальних технічних рішень. Чіп має розмір 5.5×5.9 мм та включає 130 тисяч логічних вентилів. До складу входить чотири модулі SRAM по 4КБ і 300 MHz блок фазового автопідстроювання частоти (PLL).
Джерело: opennet.ru