Як відомо, куратор інтерфейсу PCI Express міжіндустріальна група PCI-SIG поспішає надолужити тривале відставання від графіка виведення на ринок нової версії шини PCI Express з використанням специфікацій версії 5.0. Фінальна версія специфікацій PCIe 5.0 затверджена цією , а вже в новому році на ринку мають з'явитися пристрої із підтримкою оновленої шини. Нагадаємо, порівняно з PCIe 4.0 швидкість передачі лінією PCIe 5.0 зросте вдвічі до 32 гігатранзакій в секунду (32 ГТ/с).
Специфікації специфікаціями, але для практичного впровадження нового інтерфейсу необхідний робочий кремній та блоки для ліцензування стороннім розробникам контролерів. Одне з таких рішень учора і сьогодні на конференції в Тайбеї компанії Astera Labs, Synopsys та Intel. Стверджується, що це перше комплексне повністю готове до впровадження у виробництво та для ліцензування рішення.
Показана на Тайвані платформа використовує досвідчений чіп Intel, контролер Synopsys DesignWare та фізичний рівень компанії для PCIe 5.0, який можна придбати за ліцензією, а також ретаймери Astera Labs. Ретаймери - це чіпи, які відновлюють цілісність синхроімпульсів за наявності перешкод або у разі слабкого сигналу.
Як ви розумієте, зі зростанням швидкості передачі даних по одній лінії цілісність сигналу прагне нуля в міру подовження ліній зв'язку. Наприклад, за специфікаціями для лінії PCIe 4.0 дальність передачі без використання роз'ємів на лінії становить лише 30 см. Для лінії PCIe 5.0 ця відстань буде ще коротшою і навіть на такій дистанції до схеми контролера необхідно включати ретаймери. Компанії Astera Labs вдалося розробити такі ретаймери, які можуть працювати як в інтерфейсі PCIe 4.0, так і в інтерфейсі PCIe 5.0, що і було продемонстровано на конференції.
Джерело: 3dnews.ru