Промисловість на всіх парах рухається до практичної реалізації чергового інтерфейсу PCI Express. На цей раз у версії 5.0 зі швидкістю передачі 32 гігатранзакції в секунду на кожну лінію. Вона так довго буксувала на етапі переходу до шини PCIe 4.0, що тепер лише за рік після випуску фінальних специфікацій PCIe 5.0 прагне вийти на комерційний простір. Чому такий поспіх? Адепти стверджують, що подальший розвиток ІІ та IoT неможливий без дворазового, і навіть більшого розширення смуги пропускання між процесорами та прискорювачами.
Нещодавно ми розповідали, що компанії Astera Labs, Synopsys та Intel на профільній конференції в Тайбеї перше комплексне рішення для підготовки до випуску продуктів із інтерфейсом PCIe 5.0. У демонстрації використовувалася «збірна солянка» з контролера Intel, фізичного рівня Synopsys та ретаймерів Astera Labs. Отримати все це від одного розробника (щоправда, мабуть, без ретаймерів, що відновлюють цілісність сигналу) стало можливим завдяки зусиллям відомої компанії Rambus.
Компанія Rambus відома не лише своїми чварами у світі патентного права на розробки інтерфейсів, але також як розробник сигнальної структури для контролерів пам'яті та шин даних. Зовсім недавно Rambus робоче рішення для створення контролерів пам'яті GDDR6 із пропускною здатністю 18 Гбіт/с на лінію. А сьогодні Rambus комплект рішень для випуску продуктів із інтерфейсом PCIe 5.0.
Комплект може бути негайно ліцензований бажаючими придбати його повністю або окремо для інтеграції в інші продукти з використанням шини PCI Express 5.0. У набір входить контролер PCIe 5.0, розроблений нещодавно купленою Rambus компанією та власний фізичний рівень (PHY) Rambus для інтерфейсу PCIe 5.0. Комплект гарантує зворотну сумісність із попередніми специфікаціями PCIe та оптимізований для виробництва у складі SoC та контролерів з використанням 7-нм техпроцесу та транзисторів FinFET.
Компанія Rambus як власник і постачальник єдиного рішення гарантує всебічну підтримку розробників і обіцяє максимально швидкий висновок на ринок продукції з підтримкою шини PCIe 5.0. Нарешті Rambus повідомляє, що представлений фізичний рівень повністю сумісний і може бути використаний для нового міжпроцесорного інтерфейсу. , а це вихід на оперативний простір у нішу суперкомп'ютерів
Джерело: 3dnews.ru