Trong kiến trúc của nền tảng x86, đã xuất hiện hai xu hướng bổ sung cho nhau. Theo một phiên bản, chúng ta cần hướng tới việc tích hợp các tài nguyên tính toán và điều khiển vào một con chip. Cách tiếp cận thứ hai thúc đẩy phân phối trách nhiệm: bộ xử lý được trang bị bus hiệu suất cao tạo thành một hệ sinh thái ngoại vi có thể mở rộng. Nó tạo thành nền tảng của cấu trúc liên kết logic hệ thống Intel C620 cho các nền tảng cấp cao.
Sự khác biệt cơ bản so với chipset Intel C610 trước đó là việc mở rộng kênh giao tiếp giữa bộ xử lý và các thiết bị ngoại vi có trong chip PCH thông qua việc sử dụng các liên kết PCIe cùng với bus DMI truyền thống.
Chúng ta hãy xem xét kỹ hơn những đổi mới của cầu nam Intel Lewisburg: những phương pháp tiến hóa và mang tính cách mạng nào đã mở rộng sức mạnh của nó trong việc giao tiếp với các bộ xử lý?
Những thay đổi tiến hóa trong giao tiếp CPU-PCH
Là một phần của phương pháp tiếp cận tiến hóa, kênh liên lạc chính giữa CPU và cầu Nam, là bus DMI (Giao diện đa phương tiện trực tiếp), đã nhận được hỗ trợ cho chế độ PCIe x4 Gen3 với hiệu suất 8.0 GT/S. Trước đây, trong Intel C610 PCH, giao tiếp giữa bộ xử lý và logic hệ thống được thực hiện ở chế độ PCIe x4 Gen 2 ở băng thông 5.0 GT/S.
So sánh chức năng logic hệ thống của Intel C610 và C620
Lưu ý rằng hệ thống con này bảo thủ hơn nhiều so với các cổng PCIe tích hợp của bộ xử lý, thường được sử dụng để kết nối GPU và ổ NVMe, nơi PCIe 3.0 đã được sử dụng từ lâu và việc chuyển đổi sang PCI Express Gen4 đã được lên kế hoạch.
Những thay đổi mang tính cách mạng trong giao tiếp CPU-PCH
Những thay đổi mang tính cách mạng bao gồm việc bổ sung các kênh liên lạc CPU-PCH PCIe mới, được gọi là Đường lên bổ sung. Về mặt vật lý, đây là hai cổng PCI Express hoạt động ở chế độ PCIe x8 Gen3 và PCIe x16 Gen3, cả hai đều là 8.0 GT/S.
Để tương tác giữa CPU và Intel C620 PCH, 3 bus được sử dụng: DMI và hai cổng PCI Express
Tại sao cần phải sửa lại cấu trúc liên kết truyền thông hiện có với Intel C620? Thứ nhất, có thể tích hợp tối đa 4 bộ điều khiển mạng 10GbE có chức năng RDMA vào PCH. Thứ hai, bộ đồng xử lý Intel QuickAssist Technology (QAT) thế hệ mới và nhanh hơn, cung cấp hỗ trợ phần cứng cho việc nén và mã hóa, chịu trách nhiệm mã hóa lưu lượng mạng và trao đổi với hệ thống con lưu trữ. Và cuối cùng là “động cơ đổi mới” - , sẽ chỉ có sẵn cho các OEM.
Масштабируемость và гибкость
Một thuộc tính quan trọng là khả năng chọn tùy ý không chỉ cấu trúc liên kết kết nối PCH mà còn cả mức độ ưu tiên của tài nguyên bên trong chip khi truy cập các kênh liên lạc tốc độ cao với bộ xử lý trung tâm (bộ xử lý). Ngoài ra, trong EPO đặc biệt (Chế độ chỉ điểm cuối), kết nối PCH được thực hiện ở trạng thái của thiết bị PCI Express thông thường chứa 10 tài nguyên GbE và Intel QAT. Đồng thời, giao diện DMI cổ điển cũng như một số hệ thống con Legacy, được hiển thị bằng màu đen trong sơ đồ, đều bị vô hiệu hóa.
Kiến trúc bên trong của chip Intel C620 PCH
Về lý thuyết, điều này giúp có thể sử dụng nhiều chip Intel C620 PCH trong một hệ thống, mở rộng chức năng 10 GbE và Intel QAT để đáp ứng các yêu cầu về hiệu năng. Đồng thời, các chức năng Legacy chỉ cần trong một bản sao duy nhất chỉ có thể được kích hoạt trên một trong các chip PCH đã cài đặt.
Vì vậy, tiếng nói cuối cùng trong thiết kế sẽ thuộc về nhà phát triển nền tảng, hành động dựa trên cả yếu tố công nghệ và marketing phù hợp với định vị của từng sản phẩm cụ thể.
Nguồn: www.habr.com