Google, phối hợp với các công ty sản xuất SkyWater Technology và Efabless, đã đưa ra một sáng kiến cho phép các nhà phát triển phần cứng mở tạo ra các con chip mà họ phát triển miễn phí. Sáng kiến này nhằm mục đích kích thích sự phát triển của phần cứng mở, giảm chi phí phát triển các dự án mở và đơn giản hóa sự tương tác với các nhà máy sản xuất. Nhờ sáng kiến này, bất kỳ ai cũng có thể bắt đầu phát triển chip tùy chỉnh của riêng mình mà không sợ chi phí sản xuất nguyên mẫu ban đầu cao. Tất cả chi phí sản xuất, đóng gói và vận chuyển đều do Google chi trả.
Đơn đăng ký tham gia chương trình sản xuất miễn phí có thể được gửi hai tháng một lần. Khe gần nhất sẽ đóng vào ngày 8 tháng 30 và các con chip lọt vào được sẽ sẵn sàng vào ngày 18 tháng 40 và được gửi đến tác giả vào ngày 40 tháng 50. Từ các đơn đăng ký đã gửi, 5 dự án được chọn (nếu số đơn đã gửi dưới XNUMX thì tất cả những dự án đã vượt qua quá trình kiểm tra tính chính xác sẽ được đưa vào sản xuất). Dựa trên kết quả sản xuất, nhà phát triển sẽ nhận được XNUMX chip và XNUMX bo mạch đã được cài đặt chip.
Các ứng dụng chỉ được chấp nhận từ các dự án được phân phối đầy đủ theo giấy phép mở, không bị cản trở bởi các thỏa thuận không tiết lộ (NDA) và không giới hạn phạm vi sử dụng sản phẩm của họ. Dữ liệu để sản xuất phải được chuyển ở định dạng GDSII, vượt qua bộ thử nghiệm được cung cấp và được sao chép từ các tệp thiết kế nguồn (tức là gửi dự án nguồn mở, nhưng bạn sẽ không thể gửi thiết kế độc quyền để sản xuất).
Để đơn giản hóa việc phát triển chip mở, có sẵn các công cụ nguồn mở sau:
- SkyWater PDK (Bộ thiết kế quy trình), bộ công cụ mô tả quy trình kỹ thuật 130nm (SKY130) được sử dụng tại nhà máy SkyWater và cho phép bạn chuẩn bị các tệp thiết kế cần thiết cho việc sản xuất vi mạch.
- OpenLane là một tập hợp các thành phần để tự động chuyển đổi thiết kế mạch RTL của chip dành riêng cho ứng dụng (ASIC) sang định dạng GDSII được sử dụng trong các nhà máy sản xuất chip.
- XLS (Tổng hợp HW tăng tốc) là bộ công cụ để tổng hợp các tệp thiết kế bằng phần cứng chip tương ứng với mô tả cấp cao được cung cấp về chức năng cần thiết, được thiết kế theo phong cách phát triển phần mềm.
- Một bộ quy tắc dành cho hệ thống lắp ráp Bazel có hỗ trợ các công cụ mở (Yosys, Verilator, OpenROAD) để làm việc với các ngôn ngữ mô tả phần cứng (Verilog, VHDL, Chisel, nMigen).
- OpenROAD là một khuôn khổ để tự động hóa quá trình phát triển các vi mạch nguồn mở.
- Verible là một bộ công cụ để phát triển bằng ngôn ngữ Verilog, bao gồm trình phân tích cú pháp, hệ thống định dạng kiểu và kẻ nói dối.
Nguồn: opennet.ru