Tài liệu kỹ thuật làm rõ cách bố trí của Ryzen 4000: hai CCD, một CCX trong CCD, 32 MB L3 trong CCX

Đêm qua, một tài liệu kỹ thuật xuất hiện trên Internet mô tả một số đặc điểm của bộ xử lý Ryzen 4000 dự kiến ​​​​được xây dựng trên vi kiến ​​trúc Zen 3. Nhìn chung, nó không mang lại bất kỳ tiết lộ đặc biệt nào, nhưng nó xác nhận nhiều giả định đã được đưa ra trước đó .

Tài liệu kỹ thuật làm rõ cách bố trí của Ryzen 4000: hai CCD, một CCX trong CCD, 32 MB L3 trong CCX

Theo tài liệu, bộ xử lý Ryzen 4000 (tên mã Vermeer) sẽ giữ lại bố cục chiplet được giới thiệu ở các phiên bản tiền nhiệm của thế hệ Zen 2. Các bộ xử lý khối lượng lớn trong tương lai, như trường hợp trước đây, sẽ có một chiplet I/O và một hoặc hai CCD ( Core Complex Die) - chiplet chứa lõi máy tính.

Sự khác biệt chính giữa bộ xử lý Zen 3 sẽ là cấu trúc bên trong của CCD. Mặc dù hiện tại mỗi CCD chứa hai CCX lõi tứ (Core Complex), mỗi trong số đó có phân đoạn bộ nhớ đệm L3 16 MB riêng, các chiplet Ryzen 4000 sẽ bao gồm một CCX tám lõi. Dung lượng bộ đệm L3 trong mỗi CCX sẽ được tăng từ 16 lên 32 MB, nhưng điều này rõ ràng sẽ không dẫn đến thay đổi tổng dung lượng bộ nhớ đệm. Các bộ xử lý dòng AMD 4000 nhân AMD 32, hiện sẽ có một chiplet CCD, sẽ nhận được bộ đệm L3 16 MB và CPU 64 lõi với hai chiplet CCD sẽ có bộ đệm L3 XNUMX MB, bao gồm hai phân đoạn.

Tài liệu kỹ thuật làm rõ cách bố trí của Ryzen 4000: hai CCD, một CCX trong CCD, 32 MB L3 trong CCX

Không cần phải mong đợi những thay đổi về dung lượng của bộ đệm L2: mỗi lõi bộ xử lý sẽ có 512 KB bộ đệm cấp hai.

Tuy nhiên, việc mở rộng CCX sẽ có tác động rõ ràng đến hiệu suất. Mỗi lõi trong Zen 3 sẽ có quyền truy cập trực tiếp vào phần lớn hơn của bộ đệm L3 và ngoài ra, nhiều lõi hơn sẽ có thể giao tiếp trực tiếp, bỏ qua Infinity Fabric. Điều này có nghĩa là Zen XNUMX sẽ giảm độ trễ giao tiếp giữa các lõi và giảm tác động đến hiệu suất do băng thông hạn chế của bus Infinity Fabric của bộ xử lý, nghĩa là chỉ báo IPC (lệnh thực thi trên mỗi xung nhịp) cuối cùng sẽ tăng lên.

Đồng thời, chúng tôi không nói về bất kỳ sự gia tăng nào về số lượng lõi trong bộ xử lý tiêu dùng. Số lượng chiplets CCD tối đa trong Ryzen 4000 sẽ bị giới hạn ở mức hai, do đó số lõi tối đa trong bộ xử lý sẽ không thể vượt quá 16.

Tài liệu kỹ thuật làm rõ cách bố trí của Ryzen 4000: hai CCD, một CCX trong CCD, 32 MB L3 trong CCX

Ngoài ra, không có thay đổi cơ bản nào được mong đợi với sự hỗ trợ bộ nhớ. Như sau trong tài liệu, chế độ được hỗ trợ chính thức tối đa cho Ryzen 4000 sẽ vẫn là DDR4-3200.

Tài liệu không cung cấp bất kỳ chi tiết nào về thành phần của phạm vi mô hình và tần số của các bộ xử lý có trong đó. Thông tin chi tiết hơn dường như sẽ được biết vào ngày 8 tháng 4000, khi AMD sẽ tổ chức một sự kiện đặc biệt dành riêng cho bộ xử lý Ryzen 3 và vi kiến ​​trúc Zen XNUMX.

Nguồn:



Nguồn: 3dnews.ru

Thêm một lời nhận xét