TSMC đã giới thiệu công nghệ xử lý lớp 4-5 nm mới - N4C. Nó được thiết kế để giảm 8,5% giá thành sản phẩm dựa trên quy trình N4P, đồng thời duy trì tính liên tục của thiết bị công nghệ và công cụ thiết kế. Ngoài ra, N4C được thiết kế để giảm tỷ lệ lỗi trong sản xuất chip. Nguồn hình ảnh: TSMC
Nguồn: 3dnews.ru