Hôm nay Điện tử Samsung về kế hoạch phát triển các quy trình kỹ thuật sản xuất chất bán dẫn. Công ty coi việc tạo ra các dự án kỹ thuật số về chip 3nm thử nghiệm dựa trên bóng bán dẫn MBCFET đã được cấp bằng sáng chế là thành tựu chính hiện nay. Đây là các bóng bán dẫn có nhiều kênh nanopage ngang trong cổng FET dọc (FET đa kênh).
Là một phần của liên minh với IBM, Samsung đã phát triển một công nghệ hơi khác để sản xuất bóng bán dẫn với các kênh được bao quanh hoàn toàn bởi các cổng (GAA hoặc Gate-All-Around). Các kênh được cho là được làm mỏng ở dạng dây nano. Sau đó, Samsung đã từ bỏ kế hoạch này và được cấp bằng sáng chế cho cấu trúc bóng bán dẫn với các kênh ở dạng trang nano. Cấu trúc này cho phép bạn kiểm soát các đặc tính của bóng bán dẫn bằng cách thao tác cả số lượng trang (kênh) và bằng cách điều chỉnh độ rộng của trang. Đối với công nghệ FET cổ điển, thao tác như vậy là không thể. Để tăng công suất của bóng bán dẫn FinFET, cần phải nhân số lượng vây FET trên đế và điều này đòi hỏi phải có diện tích. Các đặc tính của bóng bán dẫn MBCFE có thể được thay đổi trong một cổng vật lý mà bạn cần đặt độ rộng của các kênh và số lượng của chúng.
Sự sẵn có của thiết kế kỹ thuật số (được ghi âm) của chip nguyên mẫu để sản xuất bằng quy trình GAA cho phép Samsung xác định giới hạn về khả năng của bóng bán dẫn MBCFET. Cần lưu ý rằng đây vẫn là dữ liệu mô hình hóa trên máy tính và quy trình kỹ thuật mới chỉ có thể được đánh giá cuối cùng sau khi nó được đưa vào sản xuất hàng loạt. Tuy nhiên, có một điểm khởi đầu. Công ty cho biết việc chuyển đổi từ quy trình 7nm (rõ ràng là thế hệ đầu tiên) sang quy trình GAA sẽ giúp giảm 45% diện tích khuôn và giảm 50% mức tiêu thụ. Nếu bạn không tiết kiệm chi phí tiêu dùng, năng suất có thể tăng 35%. Trước đây, Samsung đã tiết kiệm và tăng năng suất khi chuyển sang quy trình 3nm cách nhau bằng dấu phẩy. Hóa ra nó là cái này hoặc cái kia.
Công ty coi việc chuẩn bị nền tảng đám mây công cộng cho các nhà phát triển chip độc lập và các công ty không có kinh nghiệm là một điểm quan trọng trong việc phổ biến công nghệ xử lý 3nm. Samsung không che giấu môi trường phát triển, xác minh dự án và thư viện trên các máy chủ sản xuất. Nền tảng SAFE (Đám mây hệ sinh thái đúc nâng cao của Samsung) sẽ có sẵn cho các nhà thiết kế trên toàn thế giới. Nền tảng đám mây SAFE được tạo ra với sự tham gia của các dịch vụ đám mây công cộng lớn như Amazon Web Services (AWS) và Microsoft Azure. Các nhà phát triển hệ thống thiết kế từ Cadence và Synopsys đã cung cấp các công cụ thiết kế của họ trong SAFE. Điều này hứa hẹn sẽ giúp việc tạo ra các giải pháp mới cho các quy trình của Samsung trở nên dễ dàng và rẻ hơn.
Quay trở lại công nghệ xử lý 3nm của Samsung, hãy nói thêm rằng công ty đã giới thiệu phiên bản đầu tiên của gói phát triển chip của mình - 3nm GAE PDK Phiên bản 0.1. Với sự trợ giúp của nó, bạn có thể bắt đầu thiết kế các giải pháp 3nm ngay hôm nay hoặc ít nhất là chuẩn bị đáp ứng quy trình này của Samsung khi nó trở nên phổ biến.
Samsung công bố kế hoạch tương lai của mình như sau. Trong nửa cuối năm nay, việc sản xuất hàng loạt chip sử dụng quy trình 6nm sẽ được triển khai. Đồng thời, việc phát triển công nghệ xử lý 4nm sẽ được hoàn thiện. Quá trình phát triển các sản phẩm đầu tiên của Samsung sử dụng quy trình 5nm sẽ được hoàn thành vào mùa thu năm nay và sẽ bắt đầu sản xuất vào nửa đầu năm sau. Ngoài ra, vào cuối năm nay, Samsung sẽ hoàn thành việc phát triển công nghệ xử lý 18FDS (18 nm trên tấm wafer FD-SOI) và chip eMRAM 1-Gbit. Các công nghệ xử lý từ 7 nm đến 3 nm sẽ sử dụng máy quét EUV với cường độ ngày càng tăng, khiến mỗi nanomet trở nên có giá trị. Hơn nữa trên đường đi xuống, mỗi bước đi sẽ phải trải qua một cuộc chiến.
Nguồn: 3dnews.ru