Dự án OpenWifi với việc triển khai chip Wi-Fi mở dựa trên FPGA và SDR

Tại hội nghị FOSDEM 2020 vừa qua trình bày dự án openwifi, phát triển triển khai mở đầu tiên của ngăn xếp Wi-Fi 802.11a/g/n đầy đủ, hình dạng và cách điều chế tín hiệu trong đó được chỉ định trong phần mềm (SDR, Radio được xác định bằng phần mềm). OpenWifi cho phép bạn tạo một triển khai được kiểm soát hoàn toàn đối với tất cả các thành phần của thiết bị không dây, bao gồm cả các lớp cấp thấp, trong các bộ điều hợp không dây thông thường được triển khai ở cấp độ chip không thể kiểm tra được. Mã số thành phần phần mềmsơ đồ và mô tả các khối phần cứng bằng ngôn ngữ Verilog dành cho FPGA được phân phối theo giấy phép AGPLv3.

Thành phần phần cứng của nguyên mẫu hoạt động được chứng minh dựa trên Xilinx Zynq FPGA và bộ thu phát đa năng (RF) AD9361. OpenWifi sử dụng kiến ​​trúc SoftMAC, ngụ ý việc triển khai ngăn xếp không dây 802.11 chính (MAC cao) ở phía trình điều khiển và sự hiện diện của lớp MAC thấp ở phía FPGA. Ngăn xếp không dây sử dụng hệ thống con mac80211 do nhân Linux cung cấp. Tương tác với SDR được thực hiện thông qua một trình điều khiển đặc biệt.

Dự án OpenWifi với việc triển khai chip Wi-Fi mở dựa trên FPGA và SDR

HÃY TÌM HIỂU:

  • Hỗ trợ đầy đủ cho 802.11a/g và hỗ trợ một phần cho 802.11n MCS 0~7 (hiện chỉ có PHY rx). Có kế hoạch hỗ trợ 802.11ax;
  • Băng thông 20 MHz và dải tần từ 70 MHz đến 6 GHz;
  • Chế độ hoạt động: Đặc biệt (mạng của các thiết bị khách), điểm truy cập, trạm và giám sát;
  • Triển khai giao thức lớp liên kết ở phía FPGA DCF (Hàm phối hợp phân tán), sử dụng phương pháp CSMA/CA. Cung cấp thời gian xử lý khung (SIFS) ở mức 10us;
  • Các tham số ưu tiên truy cập kênh có thể định cấu hình: thời lượng RTS/CTS, CTS-to-self, SIFS, DIFS, xIFS, slot-time, v.v.
  • Cắt thời gian (Cắt thời gian) dựa trên địa chỉ MAC;
  • Dễ dàng thay đổi băng thông và tần số:
    2 MHz cho 802.11ah và 10 MHz cho 802.11p;

Dự án OpenWifi với việc triển khai chip Wi-Fi mở dựa trên FPGA và SDR

Hiện tại, OpenWifi cung cấp ủng hộ Nền tảng SDR dựa trên FPGA
Xilinx ZC706 với bộ thu phát FMCOMMS2/3/4 của Thiết bị Analog, cũng như các gói (FPGA + RF) ADRV9361Z7035 SOM + ADRV1CRR-BOB và ADRV9361Z7035 SOM + ADRV1CRR-FMC. Hình thành để tải hình ảnh đã hoàn thành Thẻ SD dựa trên ARM Linux. Có kế hoạch hỗ trợ ADRV9364Z7020 SOM + ADRV1CRR-BOB, Xilinx zed + FMCOMMS2/3/4, Xilinx ZCU102 + FMCOMMS2/3/4 và
Xilinx ZCU102 + ADRV9371. Chi phí của các thành phần liên quan đến nguyên mẫu OpenWifi đầu tiên là khoảng 1300 euro, nhưng việc chuyển sang các bo mạch rẻ hơn đang được tiến hành. Ví dụ, chi phí của một giải pháp dựa trên Thiết bị tương tự ADRV9364-Z7020 sẽ là 700 euro, và trên cơ sở ZYNQ NH7020 - 400 euro.

Kiểm tra hiệu suất kết nối máy khách bằng bộ chuyển đổi USB TL-WDN4200 N900 với điểm truy cập dựa trên OpenWifi cho phép chúng tôi đạt được thông lượng 30.6Mbps (TCP) và 38.8Mbps (UDP) khi truyền dữ liệu từ điểm truy cập đến máy khách và 17.0Mbps (TCP) và 21.5Mbps (UDP) khi truyền từ máy khách đến điểm truy cập. Để quản lý, có thể sử dụng các tiện ích Linux tiêu chuẩn, chẳng hạn như ifconfig và iwconfig, cũng như tiện ích chuyên dụng sdrctl, hoạt động thông qua liên kết mạng và cho phép bạn kiểm soát hoạt động của SDR ở mức thấp (thao tác đăng ký, thay đổi cài đặt lát thời gian, vân vân.).

Trong số các dự án mở khác đang thử nghiệm ngăn xếp Wi-Fi, chúng tôi có thể lưu ý đến dự án thời gianPhát triển tuân thủ IEEE 802.11 a/g/p hệ thống điều khiển dựa trên GNU Radio và một PC thông thường. Phần mềm mở ngăn xếp không dây 802.11 cũng đang phát triển các dự án Ziria и Sora (Đài phát thanh phần mềm nghiên cứu của Microsoft).

Dự án OpenWifi với việc triển khai chip Wi-Fi mở dựa trên FPGA và SDR

Nguồn: opennet.ru

Thêm một lời nhận xét