Iṣẹ́ Vortex 3.0, èyí tí ó ń ṣe àgbékalẹ̀ GPGPU tí ó ṣí sílẹ̀ tí ó dá lórí ètò ìtọ́sọ́nà RISC-V tí a sì ṣe àgbékalẹ̀ rẹ̀ fún ṣíṣiṣẹ́pọ̀ onípele nípa lílo OpenCL API àti àwòṣe ìṣiṣẹ́ SIMT (Single Instruction, Multiple Threads), wà nílẹ̀ báyìí. A tún lè lo iṣẹ́ náà fún ìwádìí àwòrán 3D àti ìdàgbàsókè àwọn ayàwòrán GPU tuntun. Àwọn àwòrán, àwọn àpèjúwe ohun èlò nínú Verilog, simulator, àwọn awakọ̀, àti àwọn ìwé àgbékalẹ̀ tí ó tẹ̀lé ni a pín lábẹ́ ìwé àṣẹ Apache 2.0.
GPGPU da lori boṣewa RISC-V ISA, ti a gbooro sii pẹlu awọn itọsọna afikun lati ṣe atilẹyin fun awọn ẹya ara ẹrọ GPU ati iṣakoso okun. Awọn iyipada si eto eto itọsọna RISC-V ni a tọju si o kere ju, ati pe awọn itọsọna vector ti o wa tẹlẹ ni a lo nigbakugba ti o ba ṣeeṣe. Awọn itọnisọna afikun pẹlu: "tex" fun ṣiṣe iṣiṣẹ awọ ara iyara; vx_rast fun iṣakoso rasterization; vx_rop fun iṣiṣẹ fragment, depth, ati transparency; vx_imadd fun awọn iṣẹ isodipupo-ati-afikun; vx_wspawn, vx_split, vx_join, vx_tmc, ati vx_bar fun ṣiṣiṣẹ awọn ẹgbẹ ti awọn okun (awọn iwaju wave) ti a ṣe ni afiwe nipasẹ Ẹrọ SIMD.
GPGPU tí a ń ṣe àgbékalẹ̀ rẹ̀ ń ṣe àtìlẹ́yìn fún àwọn ètò ìtọ́ni 32- àti 64-bit RISC-V RV32IMF àti RV64IMAFD, ó sì lè ní ìrántí tí a pín, àwọn ìpamọ́ L1, L2, àti L3, àti iye àwọn kọ́ọ̀bù, àwọn ìfọ́, àti àwọn okùn tí a lè ṣètò. Kọ̀ọ̀kan kọ́ọ̀bù náà tún lè ní nọ́mbà ìṣètò ti ALUs, FPUs, LSUs, àti SFUs. A lè lo Xilinx àti Altera FPGAs fún ìṣàfihàn, àti Verilator (Verilog simulator), RTLSIM (RTL simulation), àti SimX (software simulator) fún ìṣàfihàn ërún.
Fún ìdàgbàsókè ohun èlò, a ní ohun èlò ìṣiṣẹ́ kan, pẹ̀lú àwọn ẹ̀yà PoCL tí a ṣe àtúnṣe sí Vortex (OpenCL compiler àti runtime), LLVM/Clang, GCC, àti Binutils. Iṣẹ́ àgbékalẹ̀ náà ń ṣe àtìlẹ́yìn fún ìpele OpenCL 1.2 ó sì ń ṣe àtìlẹ́yìn fún ìṣojú SPIR-V láàárín àwọn shaders nípasẹ̀ ìtumọ̀ sí OpenCL.
Àwọn àyípadà nínú Vortex 3.0 ní nínú:
- A ti fi àkójọ àwòrán hardware kún un, pẹ̀lú àwọn bulọ́ọ̀kì fún rasterization, texture mapping, àti output combination combination (OM). A ti ṣe àgbékalẹ̀ awakọ Vulkan kan, vortexpipe, fún Mesa ní ìbámu pẹ̀lú àkójọ àwòrán tí a ṣe àti software lavapipe rasterizer.
- A ti fẹ̀ sí i pé àwọn agbára Tensor Core, tí a ṣe láti mú kí iṣẹ́ àwọn àpẹẹrẹ ẹ̀kọ́ ẹ̀rọ yára sí i, ti fẹ̀ sí i, èyí tí ó ń ṣe àtìlẹ́yìn fún sparsity tí a ṣètò fún fífún àwọn matrices ìwúwo pọ̀.
- A ti ṣe iṣẹ́ WGMMA (ìpele warpgroup-level matrix multiplication) fún ìsọdip matrix ní ipò asynchronous.
- A fi ẹ̀rọ DXA (Ìgbéjáde Ìfàsẹ́yìn Dátà) kún un láti mú kí ìgbéjáde dátà yára láti ìrántí àgbáyé sí ti agbègbè.
- A ti ṣe agbekalẹ eto tuntun kan ti o da lori ero isise aṣẹ (CP) ati eto iṣeto ohun elo ti awọn kohun iṣipopada (KMU - Kernel Management Unit), eyiti o gba laaye lati firanṣẹ awọn okun iṣipopada si apa eerun naa.
- A dabaa ibi-ikawe akoko-ṣiṣe tuntun kan ti yoo ṣiṣẹ ni ipo ti ko ni idena ati pese awọn alaye ti o tumọ si awọn aṣẹ ohun elo ti a ṣe ni asynchronous. Awọn ila, awọn iṣẹlẹ, awọn modulu, ati amuṣiṣẹpọ ti o da lori awọn idena asynchronous pẹlu awọn itumọ de/wait/event ni a ṣe atilẹyin.
- Àtìlẹ́yìn tí a fi kún un fún RISC-V Shortened Instructions (RVC).
- A ti ṣe àgbékalẹ̀ àtìlẹ́yìn ẹ̀rọ fún àwọn iṣẹ́ átọ́míìkì (Atomic Hardware).
- A ti ṣe àtúnṣe FPU náà pátápátá, a sì ti ṣe àgbékalẹ̀ àwọn bulọọki tuntun (Wallace-tree, Folded-radix) àti adder (Kogge-Stone).
- A fi àkójọ ìrántí onífojúrí kan tí ó dá lórí ẹ̀rọ ìṣàkóso ìrántí (MMU) pẹ̀lú àtìlẹ́yìn fún ètò àdírẹ́sì SV32 onífojúrí 32-bit kún un.
- Atilẹyin fun itẹsiwaju RISC-V Zicond pẹlu imuse awọn iṣẹ ti o ni ipo.
- Aṣọ aago ti a ṣepọ.
- A ti ṣe àtìlẹ́yìn fún èdè HIP (Heterogeneous Interface for Portability) nípasẹ̀ ìlànà chipStar, èyí tí ó túmọ̀ HIP sí SPIR-V.
- A ti pese iṣiṣẹpọ kikun pẹlu simulator GEM5, a si ti fi atilẹyin fun simulator SimX lori eto TLM (Ipele Iṣowo-Ipele) kun.
- A fi àtìlẹ́yìn kún un fún àwọn ohun èlò ìṣiṣẹ́ Synopsys àti Yosys fún ìṣẹ̀dá logical fún ṣíṣe ërún, àti àtìlẹ́yìn fún lílo àwọn ìkàwé ohun èlò boṣewa ASAP7 (7nm), SAED14 (14nm), àti NanGate (15nm).
- A ti ṣe àtúnṣe sí ẹ̀rọ ìtọ́kasí náà sí LLVM 20 àti POCL 7.0.
orisun: opennet.ru
