在x86平台的架构中，出现了两种相辅相成的趋势。 根据一种版本，我们需要朝着将计算和控制资源集成到一颗芯片中的方向发展。 第二种方法促进责任分配：处理器配备高性能总线，形成外围可扩展生态系统。 它构成了高级平台的 Intel C620 系统逻辑拓扑的基础。
与之前的 Intel C610 芯片组的根本区别在于，通过使用 PCIe 链路以及传统的 DMI 总线，扩展了处理器与 PCH 芯片中包含的外设之间的通信通道。
让我们仔细看看英特尔刘易斯堡南桥的创新：哪些进化和革命性的方法扩展了其与处理器通信的能力？
CPU-PCH 通信的演进变化
作为进化方法的一部分，CPU和南桥之间的主要通信通道，即DMI（直接媒体接口）总线，获得了对PCIe x4 Gen3模式的支持，性能达到8.0 GT/S。 此前，在Intel C610 PCH中，处理器和系统逻辑之间的通信是在PCIe x4 Gen 2模式下以5.0 GT/S带宽进行的。
Intel C610和C620系统逻辑功能对比
请注意，该子系统比处理器内置的 PCIe 端口保守得多，通常用于连接 GPU 和 NVMe 驱动器，其中 PCIe 3.0 已使用很长时间，并且计划过渡到 PCI Express Gen4。
CPU-PCH 通信的革命性变化
革命性的变化包括添加新的 PCIe CPU-PCH 通信通道，称为附加上行链路。 从物理上讲，这是两个在 PCIe x8 Gen3 和 PCIe x16 Gen3 模式下运行的 PCI Express 端口，均为 8.0 GT/S。
为了CPU和Intel C620 PCH之间的交互，使用了3条总线：DMI和两个PCI Express端口
为什么需要修改 Intel C620 的现有通信拓扑？ 首先，最多可将 4 个具有 RDMA 功能的 10GbE 网络控制器集成到 PCH 中。 其次，速度更快的新一代英特尔QuickAssist技术（QAT）协处理器为压缩和加密提供硬件支持，负责加密网络流量以及与存储子系统的交换。 最后，“创新引擎”—— ，仅适用于 OEM。
马克西塔比鲁埃莫斯塔和戈尔巴科斯塔
一个重要的属性是不仅能够选择性地选择PCH连接拓扑，而且能够选择性地选择芯片内部资源在与中央处理器访问高速通信通道时的优先级。 此外，在特殊的EPO（EndPoint Only Mode）下，PCH连接是在包含10 GbE资源和Intel QAT的常规PCI Express设备的状态下进行的。 同时，经典的 DMI 接口以及许多旧版子系统（图中以黑色显示）被禁用。
Intel C620 PCH芯片内部架构
理论上，这使得在系统中使用多个英特尔 C620 PCH 芯片成为可能，扩展 10 GbE 和英特尔 QAT 功能以满足性能要求。 同时，仅在单个副本中需要的传统功能只能在安装的一个 PCH 芯片上启用。
因此，设计的最终决定权将属于平台开发商，根据每个具体产品的定位，根据技术和营销因素采取行动。
来源： habr.com