很久以前 从 3nm 工艺技术开始，晶体管将从垂直“fin”FinFET 通道转移到完全被栅极或 GAA（gate-all-around）包围的水平纳米页通道。 今天，法国 CEA-Leti 研究所展示了如何使用 FinFET 晶体管制造工艺来生产多层 GAA 晶体管。 而保持技术流程的连续性是快速转型的可靠基础。
CEA-Leti 专家参加 2020 年 VLSI 技术与电路研讨会 关于七级 GAA 晶体管的生产（特别感谢冠状病毒大流行，因此演示文档终于开始迅速出现，而不是在会议结束后几个月）。 法国研究人员已经证明，他们可以使用广泛使用的所谓 RMG 工艺（替代金属栅极，或者俄语中的替代（临时）金属）技术来生产具有整个纳米页“堆栈”形式通道的 GAA 晶体管。门）。 RMG 技术工艺一度适用于 FinFET 晶体管的生产，并且正如我们所见，可以扩展到具有纳米页通道多层排列的 GAA 晶体管的生产。
据我们所知，三星在开始生产 3 纳米芯片后，计划生产两级 GAA 晶体管，其中有两个扁平通道（纳米页），一层一层位于另一层之上，四面都被栅极包围。 CEA-Leti 专家表明，可以生产具有七个纳页通道的晶体管，同时将通道设置为所需的宽度。 例如，发布了具有七个通道的实验性 GAA 晶体管，其宽度为 15 nm 至 85 nm。 显然，这允许您设置晶体管的精确特性并保证其可重复性（减少参数的扩展）。
根据法国人的说法，GAA晶体管的沟道层越多，总沟道的有效宽度就越大，因此晶体管的可控性就越好。 而且，在多层结构中，漏电流较小。 例如，七级 GAA 晶体管的漏电流是两级 GAA 晶体管的三倍（相对而言，如三星 GAA）。 好吧，该行业终于找到了一条上升之路，从芯片上元素的水平放置转向垂直放置。 看来微电路不必增加晶体面积就能变得更快、更强大、更节能。
来源： 3dnews.ru