今天上午，英特尔在韩国首尔举办了“2019 年内存和存储日”活动，专门讨论内存和固态硬盘市场的未来计划。 会上，公司代表谈到了未来的 Optane 型号、五位 PLC NAND（五层单元）的开发进展以及计划在未来几年推广的其他有前途的技术。 英特尔还谈到了长期在台式电脑中引入非易失性 RAM 的愿望，以及该细分市场熟悉的 SSD 的新型号。
英特尔关于正在进行的开发的演示中最出人意料的部分是关于 PLC NAND 的故事 - 一种更密集的闪存类型。 该公司强调，在过去的两年里，全球产生的数据总量翻了一番，因此基于四位QLC NAND的驱动器似乎不再是解决这个问题的良好方案——行业需要一些更高性能的选择。存储密度。 输出应该是五级单元（PLC）闪存，每个单元一次存储五位数据。 因此，闪存类型的层次结构很快就会看起来像SLC-MLC-TLC-QLC-PLC。 与 SLC 相比，新型 PLC NAND 将能够存储多五倍的数据，但性能和可靠性当然会较低，因为控制器必须区分单元的 32 种不同充电状态才能写入和读取 XNUMX 位。
值得注意的是，英特尔并不是唯一一家致力于制造更密集闪存的公司。 东芝还在 XNUMX 月份举行的闪存峰会上谈到了生产 PLC NAND 的计划。 然而，英特尔的技术明显不同：该公司使用浮栅存储单元，而东芝的设计是围绕基于电荷陷阱的单元构建的。 随着信息存储密度的增加，浮栅似乎是最好的解决方案，因为它最大限度地减少了单元中电荷的相互影响和流动，并且可以以更少的错误读取数据。 换句话说，英特尔的设计更适合增加密度，使用不同技术制造的市售QLC NAND的测试结果证实了这一点。 此类测试表明，基于浮栅的 QLC 存储单元的数据退化速度比具有电荷陷阱的 QLC NAND 单元慢两到三倍。
在此背景下，美光决定与英特尔分享其闪存开发的信息，除其他外，因为希望改用电荷陷阱单元，看起来相当有趣。 英特尔仍然致力于原创技术，并在所有新解决方案中系统地实施它。
除了仍在开发中的PLC NAND之外，英特尔还打算通过使用其他更实惠的技术来提高闪存中信息的存储密度。 特别是，该公司确认即将过渡到96层QLC 3D NAND的量产：将用于新的消费驱动器 .
随后将掌握 144 层 QLC 3D NAND 的生产——将于明年投入生产。 奇怪的是，英特尔迄今为止否认有意使用单片晶体的三重焊接，因此，虽然 96 层设计涉及两个 48 层晶体的垂直组装，但 144 层技术显然将基于 72 层“半成品”。
随着QLC 3D NAND晶体层数的增加，英特尔开发人员尚未打算增加晶体本身的容量。 基于96层和144层技术，将生产与第一代64层QLC 3D NAND相同的太比特晶体。 这是因为希望提供基于它的 SSD 具有可接受的性能水平。 第一个使用 144 层内存的 SSD 将是 Arbordale+ 服务器驱动器。
来源： 3dnews.ru