台北的一次会议上展示了可用的 PCI Express 5.0 接口

如您所知，PCI Express 接口的管理者、工业间组织 PCI-SIG 正急于弥补长期滞后的情况，将使用规范版本 5.0 的新版本 PCI Express 总线推向市场。 PCIe 5.0规范最终版本已获本会批准 在春天，并且在新的一年里，支持更新总线的设备应该会出现在市场上。 让我们提醒您，与 PCIe 4.0 相比，PCIe 5.0 线路的传输速度将增加一倍，达到每秒 32 Gigatransactions (32 GT/s)。

规格是规格，但为了新接口的实际实施，需要工作芯片和模块来向第三方控制器开发商授权。 昨天和今天在台北举行的一次会议上做出的其中一项决定 节目 公司包括 Astera Labs、Synopsys 和 Intel。 据称，这是第一个完全准备好在生产中实施和许可的综合解决方案。

台湾展示的平台使用英特尔的预生产芯片、Synopsys DesignWare 控制器和该公司的 PCIe 5.0 物理层（可根据许可购买）以及来自 Astera Labs 的重定时器。 重定时器是在存在干扰或信号微弱的情况下恢复时钟脉冲完整性的芯片。

正如您可以想象的那样，随着一根线路上数据传输速度的增加，信号完整性会随着通信线路的延长而趋于零。 例如，根据PCIe 4.0线路的规范，线路上不使用连接器的传输范围只有30厘米，对于PCIe 5.0线路来说，这个距离会更短，即使在这样的距离下也需要包括控制器电路中的重定时器。 Astera Labs 成功开发出既可以在 PCIe 4.0 接口中运行又可以作为 PCIe 5.0 接口一部分运行的重定时器，并在会议上进行了演示。

来源： 3dnews.ru