三星正在充分利用其在使用 EUV 扫描仪的半导体光刻方面的领先优势。随着台积电准备于 13,5 月开始使用 7 nm 扫描仪，使其用于生产第二代 XNUMX nm 工艺的芯片，三星正在更深入地研究和研究 完成了具有5纳米设计标准的技术流程的开发。此外，这家韩国巨头还宣布开始接受5纳米解决方案的生产订单，用于多设计晶圆上的生产。这意味着三星已准备好接受采用 5 nm 标准的数字芯片设计，并生产可工作的 5 nm 芯片的试点批次。
三星保持了设计元素 (IP)、设计工具和检查工具之间的互操作性，帮助该公司快速从提供 EUV 7 纳米工艺技术转向生产也使用 EUV 的 5 纳米解决方案。除此之外，这意味着该公司的客户将节省购买设计工具、测试和现成 IP 模块的费用。去年第四季度，作为采用 EUV 的三星 7 纳米标准芯片开发的一部分，用于设计、方法论（DM、设计方法论）和 EDA 自动化设计平台的 PDK 已推出。所有这些工具将确保采用 FinFET 晶体管的 5 nm 工艺技术的数字项目的开发。
与使用 EUV 扫描仪的 7nm 工艺相比，该公司 去年，5纳米工艺技术将使芯片面积使用效率提高25%（三星避免直接声明芯片面积尺寸减少25%，这给它留下了操纵数字的空间）。此外，向 5 纳米工艺的过渡将减少 20% 的芯片消耗或将解决方案的性能提高 10%。另一个好处是减少半导体生产所需的光掩模数量。
三星在华城的 S3 工厂使用 EUV 扫描仪生产产品。今年下半年，该公司将完成 Fab S3 旁边的新工厂建设，准备明年使用 EUV 工艺生产芯片。
来源： 3dnews.ru