台积电:从 7 nm 转向 5 nm 晶体管密度提高 80%

台积电本周 已经宣布 掌握光刻技术的新阶段,指定为 N6。 新闻稿称,这一阶段的光刻机将在2020年第一季度进入风险生产阶段,但只有台积电季度报告会议的笔录才能了解有关光刻机开发时间安排的新细节。所谓的6纳米技术。

值得一提的是,台积电已经开始量产多种 7 纳米产品 - 上季度它们占公司收入的 22%。 据台积电管理层预测,今年N7和N7+工艺流程将占营收至少25%。 第二代 7 纳米工艺技术 (N7+) 增加了超硬紫外 (EUV) 光刻的使用。 同时,正如台积电代表强调的那样,正是在N7+技术流程实施过程中获得的经验,使得该公司能够为客户提供完全遵循N6设计生态系统的N7技术流程。 这使得开发人员能够在最短的时间内以最低的材料成本从 N7 或 N7+ 切换到 N6。 CEO CC Wei 甚至在季度会议上表示有信心所有使用 7nm 工艺的台积电客户都将转向 6nm 技术。 此前,在类似的背景下,他提到台积电“几乎所有”7nm工艺技术的用户都准备好迁移到5nm工艺技术。

台积电:从 7 nm 转向 5 nm 晶体管密度提高 80%

应该解释一下台积电的5纳米制程技术(N5)有什么优势。 正如奚曦伟承认的那样,从生命周期来看,N5将是公司历史上最“持久”的产品之一。 同时,从开发人员的角度来看,它将与6纳米工艺技术显着不同,因此向5纳米设计标准的过渡将需要付出巨大的努力。 例如,如果6nm工艺技术的晶体管密度比7nm提高18%,那么7nm和5nm之间的差异将高达80%。 另一方面,晶体管速度的增加不会超过15%,因此关于减缓“摩尔定律”作用的论点在这种情况下得到了证实。

台积电:从 7 nm 转向 5 nm 晶体管密度提高 80%

这一切并不妨碍台积电负责人声称N5工艺技术将是“业界最具竞争力”。 在其帮助下,该公司预计不仅可以增加现有细分市场的市场份额,还可以吸引新客户。 在掌握5nm工艺技术的背景下,高性能计算(HPC)解决方案领域被寄予特别的希望。 现在它占台积电收入的比例不超过29%,其中47%的收入来自智能手机零部件。 随着时间的推移,尽管智能手机处理器开发商愿意掌握新的光刻标准,但 HPC 领域的份额将不得不增加。 该公司认为,5G一代网络的发展也将成为未来几年收入增长的原因之一。


台积电:从 7 nm 转向 5 nm 晶体管密度提高 80%

最后,台积电首席执行官确认开始使用 EUV 光刻的 N7+ 工艺技术进行批量生产。 使用该工艺技术的合适产品的良率水平可与第一代7纳米技术相媲美。 奚希伟表示,EUV的引入并不能带来立竿见影的经济回报——虽然成本相当高,但一旦生产“获得动力”,生产成本将开始以近年来典型的速度下降。



来源: 3dnews.ru

添加评论