台湾半导体制造商台积电宣布，已在开放创新平台下全面完成5纳米工艺设计基础设施的开发，包括技术文件和设计套件。 技术流程通过了硅芯片可靠性的多项测试。 这使得能够针对快速增长的 5G 和人工智能市场的下一代移动和高性能解决方案开发 5nm SoC。
台积电的5nm工艺技术已经进入风险生产阶段。 以ARM Cortex-A72内核为例，与台积电的7nm工艺相比，其芯片密度提高了1,8倍，时钟速度提高了15%。 5nm技术充分利用了工艺简化的优势，完全转向极紫外（EUV）光刻，在提高芯片良率方面取得了良好进展。 如今，与台积电之前处于同一开发阶段的工艺相比，该技术已经达到了更高的成熟度。
台积电的整个 5nm 基础设施现已可供下载。 借助台湾制造商开放设计生态系统的资源，客户已经开始密集的设计开发。 该公司还与合作伙伴电子设计自动化一起增加了另一级别的设计流程认证。
来源： 3dnews.ru