正如多次报道的那样，需要对小于 5 nm 的晶体管进行一些改进。 如今，芯片制造商正在使用垂直 FinFET 栅极生产最先进的解决方案。 FinFET 晶体管仍然可以使用 5 纳米和 4 纳米技术工艺生产（无论这些标准意味着什么），但在 3 纳米半导体生产阶段，FinFET 结构就停止了应有的工作。 晶体管的栅极太小，并且控制电压不足以使晶体管继续执行其作为集成电路中的栅极的功能。 因此，业界尤其是三星，将从3nm制程技术开始，转而生产环形或全包式GAA（Gate-All-Around）栅极的晶体管。 在最近的新闻稿中，三星刚刚展示了有关新型晶体管的结构以及使用它们的优势的视觉信息图。
如上图所示，随着制造水平的下降，栅极从控制栅极下方单一区域的平面结构，发展到三边栅极包围的垂直通道，最后向栅极包围的通道靠拢。所有四个侧面。 整个路径伴随着受控沟道周围栅极面积的增加，这使得可以在不影响晶体管电流特性的情况下减少晶体管的供电，从而导致晶体管性能的提高和漏电流的减少。 就此而言，GAA晶体管将成为新的创造之冠，并且不需要对经典CMOS工艺流程进行重大改造。
栅极围绕的通道可以以薄桥（纳米线）的形式或以宽桥或纳米页的形式产生。 三星宣布选择纳米页，并声称通过专利保护其开发，尽管它在开发所有这些结构的同时仍与 IBM 和其他公司（例如 AMD）结盟。 三星不会将新晶体管称为 GAA，而是专有名称 MBCFET（多桥通道 FET）。 宽通道页将提供大量电流，这在纳米线通道的情况下很难实现。
向环形栅极的过渡还将提高新晶体管结构的能效。 这意味着可以降低晶体管的电源电压。 对于 FinFET 结构，该公司将条件功率降低阈值称为 0,75V。向 MBCFET 晶体管的过渡将使该限制更低。
该公司称 MBCFET 晶体管的下一个优势是解决方案的非凡灵活性。 因此，如果 FinFET 晶体管在生产阶段的特性只能离散控制，为每个晶体管的项目添加一定数量的边缘，那么使用 MBCFET 晶体管设计电路将类似于针对每个项目进行最精细的调整。 这将非常简单：选择所需的 nanopage 通道宽度就足够了，并且该参数可以线性改变。
对于MBCFET晶体管的生产，如上所述，工厂安装的经典CMOS工艺技术和工业设备是合适的，无需进行重大改变。 只是硅晶圆的加工阶段需要稍作修改，这是可以理解的，仅此而已。 对于触点组和金属化层，您甚至无需进行任何更改。
综上所述，三星首次对向 3nm 工艺技术和 MBCFET 晶体管过渡将带来的改进进行了定性描述（需要澄清的是，三星并没有直接谈论 3nm 工艺技术，但之前报道称4nm工艺技术仍将使用FinFET晶体管）。 因此，与7nm FinFET工艺技术相比，转向新规范和MBCFET将带来50%的功耗减少、30%的性能提升和45%的芯片面积减少。 不是“非此即彼”，而是“整体”。 什么时候会发生这种情况？ 到 2021 年底，这可能会发生。
来源： 3dnews.ru