在x86平台的架構中，出現了兩種相輔相成的趨勢。 根據一種版本，我們需要朝著將運算和控制資源整合到一顆晶片中的方向發展。 第二種方法促進責任分配：處理器配備高效能匯流排，形成外圍可擴展生態系。 它構成了高級平台的 Intel C620 系統邏輯拓撲的基礎。
與先前的 Intel C610 晶片組的根本區別在於，透過使用 PCIe 鏈路以及傳統的 DMI 總線，擴展了處理器與 PCH 晶片中包含的周邊之間的通訊通道。
讓我們仔細看看英特爾劉易斯堡南橋的創新：哪些進化和革命性的方法擴展了其與處理器通訊的能力？
CPU-PCH 通訊的演進變化
作為進化方法的一部分，CPU和南橋之間的主要通訊通道，即DMI（直接媒體介面）總線，獲得了對PCIe x4 Gen3模式的支持，性能達到8.0 GT/S。 先前，在Intel C610 PCH中，處理器和系統邏輯之間的通訊是在PCIe x4 Gen 2模式下以5.0 GT/S頻寬進行的。
Intel C610和C620系統邏輯功能對比
請注意，該子系統比處理器內建的 PCIe 連接埠保守得多，通常用於連接 GPU 和 NVMe 驅動器，其中 PCIe 3.0 已使用很長時間，並且計劃過渡到 PCI Express Gen4。
CPU-PCH 通訊的革命性變化
革命性的變化包括添加新的 PCIe CPU-PCH 通訊通道，稱為附加上行鏈路。 從物理上講，這是兩個在 PCIe x8 Gen3 和 PCIe x16 Gen3 模式下運行的 PCI Express 端口，均為 8.0 GT/S。
為了CPU和Intel C620 PCH之間的交互，使用了3條匯流排：DMI和兩個PCI Express端口
為什麼需要修改 Intel C620 的現有通訊拓撲？ 首先，最多可將 4 個具有 RDMA 功能的 10GbE 網路控制器整合到 PCH 中。 其次，速度更快的新一代英特爾QuickAssist技術（QAT）協處理器為壓縮和加密提供硬體支持，負責加密網路流量以及與儲存子系統的交換。 最後，「創新引擎」—— ，僅適用於 OEM。
馬克西塔比魯埃莫斯塔和戈爾巴科斯塔
一個重要的屬性是不僅能夠選擇性地選擇PCH連接拓撲，而且能夠選擇性地選擇晶片內部資源在與中央處理器存取高速通訊通道時的優先權。 此外，在特殊的EPO（EndPoint Only Mode）下，PCH連線是在包含10 GbE資源和Intel QAT的常規PCI Express設備的狀態下進行的。 同時，經典的 DMI 介面以及許多舊版子系統（圖中以黑色顯示）被停用。
Intel C620 PCH晶片內部架構
理論上，這使得在系統中使用多個英特爾 C620 PCH 晶片成為可能，擴展 10 GbE 和英特爾 QAT 功能以滿足性能要求。 同時，僅在單一副本中需要的傳統功能只能在安裝的一個 PCH 晶片上啟用。
因此，設計的最終決定權將屬於平台開發商，根據每個特定產品的定位，根據技術和行銷因素採取行動。
來源： www.habr.com