Фото— — 抄送
上 PWC 表示，半導體技術市場正在成長——去年達到 481 億美元。 但最近它的成長速度 。 下降的原因包括設備設計流程混亂和缺乏自動化。
幾年前，英特爾的工程師 在創建高效能微處理器時，您必須使用 100-150 個獨立的軟體工具（）。 在異質設備的情況下，這種情況可能會更加嚴重，其架構包括幾種不同類型的晶片 - ASIC、FPGA、CPU 或 GPU。 因此，會出現設計錯誤，從而延遲產品的發布。
儘管有大量的輔助工具，工程師仍然被迫手動完成一些工作。 該書的作者““他們說有時設計師 使用 Skill 或 Python 編寫 XNUMX 萬行腳本來建立函式庫 .
也編寫腳本來解析 EDA 系統產生的報告。 當開發使用 22nm 製程技術的晶片時，這些報告可能會佔用多達 30 TB 的空間。
DARPA 決定糾正這種情況並嘗試標準化設計流程。 也在代理處 現有的晶片製造方法已經過時。 組織 五年計劃 ，旨在開發新工具來自動化晶片設計流程。
什麼樣的節目
該計劃涉及多個項目，這些項目使用機器學習和雲端技術來自動化晶片創建的各個階段。 作為該倡議的一部分 (圖1)十餘種儀器。 接下來我們將更詳細地討論其中的一些：Flow Runner、RePlAce、TritonCTS、OpenSTA。
流道 是管理 RTL 和 GDSII 函式庫的工具。 後者是資料庫文件，是交換積體電路及其拓樸資訊的業界標準。 該解決方案基於Docker容器技術。 您可以在雲端和本地端運行 Flow Runner。 安裝指南位於官方儲存庫中 .
代替 是一種基於機器學習的雲端解決方案，負責將組件放置在晶片上並自動佈線。 經過 與經典系統相比，智慧演算法使工具的效率提高了 2-10%。 此外，在雲端中實施使擴展變得更加容易。 也提供安裝和配置指南 .
海衛一CTS — 用於最佳化提供給晶片的時脈的實用程式。 幫助以相同的延遲將時脈訊號路由到設備的所有部分。 工作原理基於 。 這種方法 與傳統方法相比，訊號分配效率提高30%。 開發人員表示，未來這個數字可以增加到56%。 TritonCTS 原始碼和腳本可用 .
開放STA — 用於靜態時序分析的引擎。 它使設計人員有機會在實際組裝之前檢查晶片的功能。 OpenSTA 中的範例程式碼 像這樣。
@@ -6,7 +6,7 @@ read_liberty -corner ff example1_fast.lib
read_verilog example1.v
link_design top
set_timing_derate -early 0.9
set_timing_derate -early 1.1
set_timing_derate -late 1.1
create_clock -name clk -period 10 {clk1 clk2 clk3}
set_input_delay -clock clk 0 {in1 in2}
# report all corners
此實用程式支援 Verilog 程式碼、Liberty 格式庫、SDC 檔案等的網表描述。
優點和缺點
來自IBM和IEEE的專家 雲端技術和機器學習早就應該在晶片生產中使用。 他們認為，DARPA計畫可以成為實施這項想法的成功範例， 產業變革的開始。
預計 OpenROAD 的開放性將圍繞這些工具創建一個強大的社群並吸引新的新創公司。
Фото— — 抄送
已經有參與者－密西根大學的一個晶片開發實驗室， ，誰將測試 OpenROAD 開源工具。 但目前尚不清楚新的解決方案是否能夠對最終產品的成本產生顯著影響。
總體而言，在 DARPA 領導下開發的工具預計將對處理器行業產生積極影響，並且更多新項目將開始在該領域出現。 一個例子是一個工具 — 它允許您設計具有無限數量組件的晶片。 gEDA 包括用於微電路和電路板佈線編輯和建模的實用程式。 該解決方案是為 UNIX 平台開發的，但其許多元件也可以在 Windows 下運作。 可以找到與他們合作的指南 .
免費提供的工具為獨立組織和新創公司提供了更多選擇。 隨著時間的推移，OpenROAD 的 EDA 工具開發和晶片設計新方法可能會成為業界標準。
我們在公司部落格中寫的內容：
來源： www.habr.com