ARM 推出了其最新的處理器設計 Cortex-A77。 與去年的 Cortex-A76 一樣，該核心專為智慧型手機和各種設備中的高階任務而設計。 其中，開發人員的目標是增加每個時脈執行的指令數 (IPC)。 時脈速度和功耗大約保持在 Cortex-A76 的水平。
目前，ARM的目標是快速提高其核心的效能。 根據其計劃，從73年的Cortex-A2016開始到2020年的Hercules設計，該公司打算將CPU效能提高2,5倍。 從 16 nm 到 10 nm，再到 7 nm 的過渡已經可以提高時脈頻率，並且根據 ARM 的估計，與 Cortex-A75 和 Cortex-A76 架構相結合，性能可提高 1,8 倍迄今為止已實現。 現在，由於 IPC 的增加，Cortex-A77 核心將允許在相同時脈頻率下將效能再提高 20%。 也就是說，2,5年成長2020倍是相當現實的。
儘管IPC增加了20%，但ARM估計A77的功耗並沒有增加。 這種情況下的權衡是，在相同處理標準下，A77 晶片面積比 A17 大約 76%。 因此，單一核心的成本將略有增加。 如果我們將 ARM 的成就與業界領導者進行比較，值得一提的是，AMD 在 Zen 2 中相對於 Zen+ 實現了 15% 的 IPC 提升，而 Intel 核心的 IPC 值多年來基本保持不變。
用於更改命令序列（亂序視窗大小）的執行視窗增加了 25%，達到 160 個單位，這使得核心可以提高計算的並行度。 即使 Cortex-A76 也有很大的分支目標緩衝區，而 Cortex-A77 又將其增加了 33%，達到 8 KB，這使得分支預測單元能夠有效應對並行指令數量的增加。
更有趣的創新是全新的 1,5 KB 緩存，用於儲存從解碼模組返回的巨集操作 (MOP)。 ARM 處理器架構將來自使用者應用程式的指令解碼為更小的巨集操作，然後將它們分解為傳遞到執行核心的微操作。 MOP 快取用於減少遺失分支和刷新的影響，因為巨集作業現在儲存在單獨的區塊中並且不需要重新解碼，從而提高了整體核心吞吐量。 在某些工作負載中，新區塊是標準指令快取的極其有用的補充。
第四個 ALU 區塊和第二個分支區塊已新增至執行核心。 第四個 ALU 透過啟用單週期指令（例如 ADD 和 SUB）和推挽式整數運算（例如乘法），將處理器的整體吞吐量提高了 1,5 倍。 另外兩個 ALU 只能處理基本的單週期指令，而最後一個區塊則載入更複雜的數學運算，例如除法、乘法累加等。執行核心內的第二個分支區塊使同時分支轉換的數量加倍。核心可以處理工作，這在發送的六個命令中有兩個與分支轉換相關的情況下非常有用。 ARM 的內部測試顯示使用第二個分支區塊具有效能優勢。
其他核心變更包括添加第二個 AES 加密管道、增加記憶體頻寬、改進的下一代資料預取引擎以提高能源效率，同時增加系統 DRAM 吞吐量、快取優化等。
Cortex-A77 的整數和浮點運算的增益最大。 這得到了 ARM 內部 SPEC 基準測試的支持，該基準測試顯示整數和浮點運算的效能分別提高了 20% 和 35%。 記憶體頻寬改進大約在 15-20% 範圍內。 總體而言，與上一代相比，A77 的最佳化和更改平均效能提高了 20%。 借助 7nm ULV 等更新的技術規範，我們可以在最終晶片中獲得額外的優勢。
ARM 開發的 Cortex-A77 以 4+4 big.LITTLE 組合（4 個強大的核心和 4 個簡單的節能核心）工作。 但是，考慮到新架構面積的增加，許多廠商為了省錢，可以推出1+3+4或2+2+4的組合，這些組合已經在積極實踐，其中只需要一兩個核心即可是成熟的、未切割的A77。
來源： 3dnews.ru