許久 從 3nm 製程技術開始，電晶體將從垂直「fin」FinFET 通道轉移到完全被閘極或 GAA（gate-all-around）包圍的水平奈米頁通道。 今天，法國 CEA-Leti 研究所展示如何使用 FinFET 電晶體製造製程來生產多層 GAA 電晶體。 而維持技術流程的連續性是快速轉型的可靠基礎。
CEA-Leti 專家參加 2020 年 VLSI 技術與電路研討會 關於七級 GAA 電晶體的生產（特別感謝冠狀病毒大流行，因此演示文件終於開始迅速出現，而不是在會議結束後幾個月）。 法國研究人員已經證明，他們可以使用廣泛使用的所謂 RMG 工藝（替代金屬閘極，或俄語中的替代（臨時）金屬）技術來生產具有整個奈米頁「堆疊」形式通道的 GAA 晶體管。閘）。 RMG 技術製程一度適用於 FinFET 電晶體的生產，並且如我們所見，可以擴展到具有奈米頁通道多層排列的 GAA 電晶體的生產。
據我們所知，三星在開始生產 3 奈米晶片後，計劃生產兩級 GAA 晶體管，其中有兩個扁平通道（奈米頁），一層一層位於另一層之上，四面都被柵極包圍。 CEA-Leti 專家表明，可以生產具有七個納頁通道的晶體管，同時將通道設定為所需的寬度。 例如，發布了具有七個通道的實驗性 GAA 晶體管，其寬度為 15 nm 至 85 nm。 顯然，這允許您設定電晶體的精確特性並保證其可重複性（減少參數的擴展）。
根據法國人的說法，GAA電晶體的通道層越多，總通道的有效寬度就越大，因此電晶體的可控性就越好。 而且，在多層結構中，漏電流較小。 例如，七級 GAA 電晶體的漏電流是兩級 GAA 電晶體的三倍（相對而言，如三星 GAA）。 好吧，該行業終於找到了一條上升之路，從晶片上元素的水平放置轉向垂直放置。 看來微電路不必增加晶體面積就能變得更快、更強大、更節能。
來源： 3dnews.ru