鑑於晶片生產即將面臨的障礙，即技術製程無法進一步縮小規模，晶體的多晶片封裝正在脫穎而出。 未來處理器的性能將透過複雜性來衡量，或者更好的是透過解決方案的複雜性來衡量。 一個小型處理器晶片分配的功能越多，整個平台就會越強大、越有效率。 在這種情況下，處理器本身將是一個透過高速匯流排連接的大量異構晶體的平台，這不會比單晶片晶體差（在速度和功耗方面）。 換句話說，處理器將既成為主機板，又成為一組擴充卡，包括記憶體、週邊等。
英特爾已經展示了兩種專有技術的實施，用於將不同的晶體空間封裝在一個封裝中。 這些是 EMIB 和 。 第一個是內置於「安裝」基板中的橋接接口，用於水平排列晶體，第二個是使用垂直金屬化通道 TSV 等進行晶體的三維或堆疊排列。 該公司利用 EMIB 技術生產 Stratix X 世代 FPGA 和 Kaby Lake G 混合處理器，Foveros 技術將於今年下半年在商業產品中實現。 例如，它將用於生產 Lakefield 筆記型電腦處理器。
當然，英特爾不會就此止步，也會繼續積極開發漸進式晶片封裝技術。 競爭對手也在做同樣的事情。 如何 ，和三星正在開發晶體（小晶片）空間排列的技術，並打算繼續為自己帶來新的機會。
近日，在SEMICON West大會上，Intel再次 其多晶片封裝技術正在快速發展。 這項活動展示了三項技術，這些技術將在不久的將來實施。 必須指出的是，這三種技術都不會成為業界標準。 英特爾保留所有開發成果，僅提供給客戶進行合約製造。
用於小晶片空間封裝的三種新技術中的第一種是 Co-EMIB。 這是低成本 EMIB 橋接器技術與 Foveros 小晶片的組合。 Foveros 多晶片堆疊設計可以透過水平 EMIB 鏈路互連到複雜的系統中，而無需犧牲吞吐量或效能。 英特爾聲稱所有多層介面的延遲和吞吐量不會比單晶片差。 事實上，由於異質晶體的極高密度，解決方案和介面的整體性能和能源效率將比整體解決方案更高。
Co-EMIB 技術首次可用於生產 Aurora 超級電腦的英特爾混合處理器，預計將於 2021 年底出貨（英特爾和 Cray 的聯合專案）。 原型處理器在 SEMICON West 上展示為一個大晶片 (Foveros) 上堆疊了 18 個小晶片，其中一對透過 EMIB 互連水平連接。
英特爾三項新空間晶片封裝技術中的第二項稱為全向互連（ODI）。 這項技術無非是利用EMIB和Foveros介面進行晶體的水平和垂直電氣連接。 ODI 之所以成為一個獨立的項目，是因為該公司使用垂直 TSV 連接為堆疊中的小晶片實現了供電。 這種方法將使有效分配食物成為可能。 同時，用於供電的70μm TSV通道的電阻顯著降低，這將減少供電所需的通道數量，並釋放晶片上用於電晶體的空間（例如）。
最後，英特爾將晶片間接口MDIO稱為第三種空間封裝技術。 這是物理層形式的高階介面匯流排（AIB），用於晶片間訊號交換。 嚴格來說，這是第二代AIB總線，是Intel為DARPA開發的。 第一代 AIB 於 2017 年推出，能夠透過每個觸點以 2 Gbit/s 的速度傳輸資料。 MDIO 總線將以 5,4 Gbit/s 的速度提供交換。 該連結將成為 TSMC LIPINCON 匯流排的競爭對手。 LIPINCON 傳輸速度更高 - 8 Gbit/s，但 Intel MDIO 每毫米具有更高的 GB/s 密度：200 vs 67，因此英特爾聲稱其發展並不比其競爭對手差。
來源： 3dnews.ru