如您所知，PCI Express 介面的管理者、工業間組織 PCI-SIG 正急於彌補長期延遲的情況，將使用規範版本 5.0 的新版本 PCI Express 總線推向市場。 PCIe 5.0規範最終版本已獲本會批准 ，並且在新的一年裡，支援更新總線的設備應該會出現在市場上。 讓我們提醒您，與 PCIe 4.0 相比，PCIe 5.0 線路的傳輸速度將增加一倍，達到每秒 32 Gigatransactions (32 GT/s)。
規格是規格，但為了新介面的實際實施，需要工作晶片和模組來向第三方控制器開發人員授權。 昨天和今天在台北舉行的一次會議上所做的其中一項決定 公司包括 Astera Labs、Synopsys 和 Intel。 據稱，這是第一個完全準備好在生產中實施和許可的綜合解決方案。
台灣展示的平台使用英特爾的預生產晶片、Synopsys DesignWare 控制器和該公司的 PCIe 5.0 物理層（可根據許可購買）以及來自 Astera Labs 的重定時器。 重定時器是在存在幹擾或訊號微弱的情況下恢復時脈完整性的晶片。
正如您可以想像的那樣，隨著一條線路上資料傳輸速度的增加，訊號完整性往往會隨著通訊線路的延長而降低。 例如，根據PCIe 4.0線路的規範，線路上不使用連接器的傳輸範圍只有30厘米，對於PCIe 5.0線路來說，這個距離會更短，即使在這樣的距離下也需要包括控制器電路中的重定時器。 Astera Labs 成功開發出既可以在 PCIe 4.0 介面中運行又可以作為 PCIe 5.0 介面一部分運行的重定時器，並在會議上進行了演示。
來源： 3dnews.ru