VeriGPU專案旨在創建一個以Verilog電子系統描述和建模語言開發的開放式GPU。該專案最初使用 Verilog 模擬器進行開發，但一旦準備就緒，就可以用於生產真正的晶片。該專案的開發是在 MIT 許可下發布的。
VeriGPU 定位為專用積體電路 (ASIC)，專門針對加速與機器學習系統相關的運算而最佳化。計劃包括確保與 PyTorch 深度學習框架的兼容性，並實現使用 HIP（異質運算介面）API 為 VeriGPU 開發應用程式的能力。將來可能會添加對其他 API 的支持，例如 SYCL 和 NVIDIA CUDA。
GPU 是基於 RISC-V 指令集開發的，但由此產生的 GPU 指令集內部架構與 RISC-V ISA 相容性較弱，因為在 GPU 設計不適合 RISC-V 表示的情況下，不存在保持 RISC-V 相容性的目標。此設計專注於機器學習系統所需的能力，因此為了減少晶片矩陣的大小和複雜性，只使用BF16浮點格式，並且只提供機器學習所需的浮點運算，如exp、log、tanh和sqrt。
已經可用的組件包括 GPU 控制器、用於整數運算（“+”、“-”、“/”、“*”）的 APU（加速處理單元）、浮點單元（“+”、“*”）和分支單元。為了創建應用程序，提供了彙編器和基於 LLVM 編譯 C++ 程式碼的支援。計畫中的功能包括指令的並行執行、資料和指令記憶體的快取以及 SIMT（單指令多執行緒）操作。
來源： opennet.ru
