業界正全速邁向下一代 PCI Express 介面的實際實施。這次是 5.0 版本，傳輸速率為每行每秒 32 千兆位元交易。它在向 PCIe 4.0 總線過渡的過程中停滯了很長時間，以至於現在，在最終 PCIe 5.0 規範發布僅一年後，它正在尋求進入商業領域。為什麼這麼急？支持者認為，如果處理器和加速器之間的頻寬不加倍甚至更大擴展，人工智慧和物聯網的進一步發展就不可能。
不久前我們告訴您，Astera Labs、Synopsys 和 Intel 在台北舉行的一次專門會議上 第一個全面的解決方案，為 PCIe 5.0 產品的發布做好準備。該演示使用了英特爾控制器、Synopsys 物理層和 Astera Labs 重定時器的「大雜燴」。由於著名公司 Rambus 的努力，從開發人員那裡獲得所有這些（顯然，沒有恢復訊號完整性的重定時器）成為可能。
Rambus 不僅因其在專利法領域關於介面設計的爭論而聞名，而且還因其記憶體控制器和資料匯流排的訊號結構設計而聞名。最近蘭布斯 用於建立每行頻寬為 6 Gbit/s 的 GDDR18 記憶體控制器的可行解決方案。今天蘭巴斯 針對PCIe 5.0介面產品發布的一套解決方案。
希望整體或單獨購買該套件的用戶可以立即獲得該套件的許可，以便使用 PCI Express 5.0 總線整合到第三方產品中。該套件包括最近被 Rambus 收購的公司開發的 PCIe 5.0 控制器 以及 Rambus 自己的 PCIe 5.0 介面物理層 (PHY)。該套件保證了與先前 PCIe 規範的向後相容性，並針對使用 7nm 製程技術和 FinFET 電晶體作為 SoC 和控制器的一部分進行了生產最佳化。
Rambus 作為單一解決方案的所有者和供應商，保證為開發人員提供全面的支持，並承諾支持 PCIe 5.0 總線的產品以最快的速度上市。最後，Rambus 報告稱，所提供的實體層完全相容，可用於最新的處理器間接口 ，這是進入超級電腦領域的操作空間。
來源： 3dnews.ru