台灣半導體製造商台積電宣布，已在開放創新平台下全面完成5奈米製程設計基礎設施的開發，包括技術文件和設計套件。 技術流程通過了矽晶片可靠性的多項測試。 這使得能夠針對快速成長的 5G 和人工智慧市場的下一代行動和高效能解決方案開發 5nm SoC。
台積電的5nm製程技術已進入風險生產階段。 以ARM Cortex-A72核心為例，與台積電的7nm製程相比，其晶片密度提高了1,8倍，時脈速度提高了15%。 5nm技術充分利用了製程簡化的優勢，完全轉向極紫外線（EUV）光刻，在提高晶片良率方面取得了良好進展。 如今，與台積電之前處於同一開發階段的製程相比，該技術已經達到了更高的成熟度。
台積電的整個 5nm 基礎設施現已可供下載。 借助台灣製造商開放設計生態系統的資源，客戶已經開始密集的設計開發。 該公司還與合作夥伴電子設計自動化一起增加了另一個級別的設計流程認證。
來源： 3dnews.ru