正如多次報導的那樣，需要對小於 5 nm 的電晶體進行一些改進。 如今，晶片製造商正在使用垂直 FinFET 閘極生產最先進的解決方案。 FinFET 電晶體仍然可以使用 5 奈米和 4 奈米技術製程生產（無論這些標準意味著什麼），但在 3 奈米半導體生產階段，FinFET 結構就停止了應有的工作。 電晶體的閘極太小，且控制電壓不足以使電晶體繼續執行其作為積體電路中的閘極的功能。 因此，業界尤其是三星，將從3nm製程技術開始，轉而生產環形或全包式GAA（Gate-All-Around）閘極的電晶體。 在一份新的新聞稿中，三星剛剛展示了有關新型晶體管的結構以及使用它們的優勢的視覺資訊圖表。
如上圖所示，隨著製造水準的下降，閘極從控制閘極下方單一區域的平面結構，發展到三邊閘極包圍的垂直通道，最後向閘極包圍的通道靠攏。所有四個側面。 整個路徑伴隨著受控通道周圍閘極面積的增加，這使得可以在不影響電晶體電流特性的情況下減少電晶體的供電，從而導致電晶體性能的提高和漏電流的減少。 就此而言，GAA電晶體將成為新的創造之冠，並且不需要對經典CMOS製程進行重大改造。
閘極圍繞的通道可以以薄橋（奈米線）的形式或以寬橋或奈米頁的形式產生。 三星宣布選擇奈米頁，並聲稱透過專利保護其開發，儘管它在開發所有這些結構的同時仍與 IBM 和其他公司（例如 AMD）結盟。 三星不會將新電晶體稱為 GAA，而是專有名稱 MBCFET（多橋通道 FET）。 寬通道頁將提供大量電流，這在奈米線通道的情況下很難實現。
向環形柵極的過渡也將提高新電晶體結構的能源效率。 這意味著可以降低電晶體的供電電壓。 對於 FinFET 結構，該公司將條件功率降低閾值稱為 0,75 V。向 MBCFET 電晶體的過渡將使該限制更低。
該公司稱 MBCFET 電晶體的下一個優勢是解決方案的非凡靈活性。 因此，如果 FinFET 電晶體在生產階段的特性只能離散控制，為每個電晶體的項目添加一定數量的邊緣，那麼使用 MBCFET 電晶體設計電路將類似於針對每個項目進行最精細的調整。 這將非常簡單：選擇所需的 nanopage 通道寬度就足夠了，並且該參數可以線性變更。
對於MBCFET電晶體的生產，如上所述，工廠安裝的經典CMOS製程技術和工業設備是合適的，無需進行重大改變。 只是矽晶圓的加工階段需要稍作修改，這是可以理解的，僅此而已。 對於觸點組和金屬化層，您甚至無需進行任何更改。
綜上所述，三星首次對向 3nm 製程技術和 MBCFET 電晶體過渡所帶來的改進進行了定性描述（需要澄清的是，三星並沒有直接談論 3nm 製程技術，但先前報導4nm製程技術仍將使用FinFET電晶體）。 因此，與7nm FinFET製程技術相比，轉向新規範和MBCFET將帶來50%的功耗減少、30%的效能提升以及45%的晶片面積減少。 不是“非此即彼”，而是“整體”。 什麼時候會發生這種情況？ 到 2021 年底，這可能會發生。
來源： 3dnews.ru