De yndustry beweecht op folle snelheid nei de praktyske ymplemintaasje fan 'e folgjende PCI Express-ynterface. Dizze kear yn ferzje 5.0 mei in transferrate fan 32 gigatransaksjes per sekonde per rigel. It stie sa lang by de oergong nei de PCIe 4.0-bus dat it no, krekt in jier nei de frijlitting fan 'e definitive PCIe 5.0-spesifikaasjes, besiket de kommersjele romte yn te gean. Wêrom sa'n drokte? Oanhingers beweare dat fierdere ûntwikkeling fan AI en IoT ûnmooglik is sûnder in ferdûbeling of noch gruttere útwreiding fan 'e bânbreedte tusken processors en accelerators.
Net lang lyn hawwe wy jo ferteld dat Astera Labs, Synopsys en Intel op in spesjalisearre konferinsje yn Taipei De earste wiidweidige oplossing om ta te rieden op de frijlitting fan PCIe 5.0-produkten. De demonstraasje brûkte in "hodgepodge" fan in Intel-controller, in Synopsys fysike laach en Astera Labs-retimers. Dit alles krije fan ien ûntwikkelder (hoewol, blykber, sûnder retimers dy't de sinjaalyntegriteit weromsette) waard mooglik troch de ynspanningen fan it bekende bedriuw Rambus.
Rambus is net allinnich bekend om syn skeel yn 'e wrâld fan oktroaiwet oer ynterface-ûntwerpen, mar ek foar har ûntwerp fan sinjaalstruktueren foar ûnthâldkontrôles en databussen. Mear resint Rambus in wurkjende oplossing foar it meitsjen fan GDDR6 ûnthâld controllers mei in bânbreedte fan 18 Gbit / s per rigel. En hjoed Rambus in set oplossings foar de frijlitting fan produkten mei de PCIe 5.0-ynterface.
De kit kin fuortendaliks lisinsje wurde troch dyjingen dy't it as gehiel of yndividueel wolle keapje foar yntegraasje yn produkten fan tredden mei de PCI Express 5.0-bus. De set omfettet in PCIe 5.0-controller ûntwikkele troch it bedriuw dat koartlyn oankocht is troch Rambus en in proprietêre Rambus fysike laach (PHY) foar de PCIe 5.0-ynterface. De kit is efterút kompatibel mei eardere PCIe-spesifikaasjes en is optimalisearre foar produksje yn SoC's en controllers mei de 7nm-prosestechnology en FinFET-transistors.
Rambus, as de eigner en leveransier fan ien oplossing, garandearret wiidweidige stipe foar ûntwikkelders en belooft de rapste tiid om te merken foar produkten dy't de PCIe 5.0-bus stypje. Uteinlik meldt Rambus dat de presintearre fysike laach folslein kompatibel is en kin wurde brûkt foar de lêste ynterprosessor-ynterface , En dit is in yngong yn 'e operasjonele romte yn' e niche fan supercomputers.
Boarne: 3dnews.ru
